发明名称 使用多晶粒面板之三维积体电路之制造
摘要 本发明揭示一种组装一电子器件之方法,该方法包含测试(602)一第一晶粒之第一晶圆(100)以识别功能性第一晶粒之位置及将该第一晶圆(100)划分成(604)一组面板(104-1、104-2、104-3),其中一面板包含第一晶粒之M×N阵列。将一面板接合至一第二晶圆之一面板位点以形成一面板堆叠,其中一面板位点界定该第二晶圆中之第二晶粒之一M×N阵列。将该面板堆叠锯切成(606)一器件,该器件包括一接合至一第二晶粒之第一晶粒。可根据静态或动态地完成将该第一晶圆(100)划分成面板(以最大化具有一超过一指定临限值之良率之面板的数目)。可根据功能性晶粒图案的该等面板及面板位点之方格化执行以择优地将面板接合至具相同方格之面板位点。
申请公布号 TW200746318 申请公布日期 2007.12.16
申请号 TW095125134 申请日期 2006.07.10
申请人 飞思卡尔半导体公司 发明人 罗伯E 琼斯;史考特K 波兹德
分类号 H01L21/50(2006.01);H01L21/02(2006.01);B32B37/00(2006.01) 主分类号 H01L21/50(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国