静电放电电路及降低含其之半导体晶片之输入电容之方法

摘要

一种用于半导体晶片之多模式静电放电(ESD)电路包含第一与第二ESD二极体。于一第一模式中，一大于该半导体晶片之一电源电压之本体电压系施加至该第一ESD二极体，而一小于该半导体晶片之一接地电压之本体电压系施加至该第二ESD二极体。于一第二模式中，一实质上等于该半导体晶片之该电源电压之本体电压系施加至该第一ESD二极体之本体，而一实质上等于该半导体晶片之该接地电压之本体电压系施加至该第二ESD二极体。