| 摘要 |
本发明揭示一种应用于高效能处理器设计中之串音抑制(crosstalk elimination)方法。基于反组译器与组译器之组合，该串音抑制方法可利用较少的额外导线来抑制串音。本发明之串音抑制方法包含以下步骤：将一第一资料片反组译为复数个资料区段；对该复数个资料区段进行平行串音检查(parallel crosstalk check)以形成一无串音(crosstalk-free)之第二资料片；及基于第二资料片以恢复该第一资料片。本发明亦揭示一种用于执行串音抑制方法之汇流排架构(bus architecture)，其包含一反组译器、一传输汇流排及一组译器。 |
