发明名称 |
非易失性存储器单元阵列 |
摘要 |
本发明涉及一种非易失性存储器单元阵列及其制造方法。非易失性存储器单元阵列包括沿第一方向平行延伸的第一字线及沿第二方向平行延伸的第二字线。所述第一字线提供沿所述第二方向布置的第一部分非易失性存储器单元的栅电极,而所述第二字线提供沿所述第一方向布置的第二部分非易失性存储器单元的栅电极。 |
申请公布号 |
CN101075618A |
申请公布日期 |
2007.11.21 |
申请号 |
CN200710126657.2 |
申请日期 |
2007.05.15 |
申请人 |
奇梦达股份公司 |
发明人 |
W·冯埃姆登;G·坦佩尔 |
分类号 |
H01L27/112(2006.01);H01L27/115(2006.01);H01L23/522(2006.01);H01L21/8246(2006.01);H01L21/8247(2006.01);H01L21/768(2006.01) |
主分类号 |
H01L27/112(2006.01) |
代理机构 |
北京康信知识产权代理有限责任公司 |
代理人 |
余刚;李丙林 |
主权项 |
1.一种非易失性存储器单元阵列,包括:沿着沿第一方向平行延伸的第一线和沿第二方向平行延伸的第二线设置的包括源/漏区的多个存储器单元晶体管;沿所述第一方向平行延伸的多个第一字线,所述第一字线将栅电极提供给沿所述第二方向延伸的所述多个存储器单元晶体管;沿所述第二方向平行延伸的多个第二字线,所述第二字线将栅电极提供给沿所述第一方向延伸的所述多个存储器单元晶体管,在交叉点处所述第二字线形成在所述第一字线之上;在所述交叉点处夹在所述第一和第二字线之间的电介质材料;和沿第三方向平行延伸的多个位线,所述多个位线与所述源/漏区电接触。 |
地址 |
德国慕尼黑 |