具有以逻辑单元之单元拱台形成信号滙流排之积体电路

摘要

本发明提供一种具有一以逻辑单元之单元拱台形成信号汇流排之积体电路。该积体电路包含至少两个逻辑单元。该信号汇流排系以该等至少两个逻辑单元之单元拱台形成。该信号汇流排经配置以接收一信号且将该信号分配给该等至少两个逻辑单元之每一者。