记忆体电路

摘要

一记忆体(10)包括复数个记忆体阵列。每一个该复数个记忆体阵列包括复数个子阵列(52-129)。复数个供电导线(158, 160)系提供于该记忆体(10)，其用于提供电力至该复数个记忆体阵列。当存取该记忆体(10)以自该记忆体(10)同步读取复数个位元，该等子阵列(52-129)受存取以便提供一相对一致之电流需求至该复数个供电导线上。在一具体实施例中，该等受存取之子阵列(52-129)经配置致使每一受存取之子阵列之侧边或边缘系不彼此邻近的。