| 摘要 |
Es ist eine Seriell-zu-Parallel-Wandlerschaltung offenbart, die eine Phasendifferenz zwischen einer Zeitgabe eines Empfangens serieller Empfangsdaten und eines erneuten Bildens paralleler Daten für jedes Symbol und einer Zeitgabe eines Ausgebens der neu gebildeten parallelen Daten zu einem Inneren einer LSI erfasst und die erfasste Phasendifferenz als Verzögerungszeitinformation ausgibt.
|
