| 主权项 |
1.一种单晶体随机存取记忆胞,包括: 一基底; 一由第一导电型在基底中形成的井区耦接以接收 第一电压; 一第一闸极形成于基底中并耦接到字元线; 一以第二种导电型在前述井区中形成的第一掺杂 区,其形成在前述第一闸极的第一边上且耦接到一 位元线上; 一第二闸极形成在基底中以及前述第一闸极的第 二边上并耦接以接收第二电压,其中第二电压施加 于第二闸极并在第二闸极之下之前述井区中形成 一个反转区;以及 一以第一种导电型在前述第二闸极下之前述井区 中形成的第二掺杂区,其掺杂浓度低于前述井区中 的掺杂浓度。 2.如申请专利范围第1项所述之单晶体随机存取记 忆胞,其中第一及第二导电型分别为N型及P型。 3.如申请专利范围第1项所述之单晶体随机存取记 忆胞,其中第一及第二电压分别为Vdd以及VBB。 4.如申请专利范围第1项所述之单晶体随机存取记 忆胞,其中字元线被耦接以于该记忆胞不被选取时 接收第二电压并于该记忆胞被选取时接收一高于 第一电压的第三电压。 5.如申请专利范围第1项所述之单晶体随机存取记 忆胞,其于第一闸极下的井区中进一步包括一通道 植入区。 6.一种记忆体装置,包括: 复数的记忆胞,其中资料透过被字元线控制的位元 线读取及写入个别记忆胞,个别的记忆胞包括: 一基底; 一由第一导电型在基底中形成的井区耦接以接收 第一电压; 一第一闸极形成于基底中并耦接到字元线; 一以第二种导电型在前述井区中形成的第一掺杂 区,其形成在前述第一闸极的第一边上且耦接到一 位元线上; 一第二闸极形成在基底中以及前述第一闸极的第 二边上并耦接以接收第二电压,其中第二电压施加 于第二闸极并在第二闸极之下之前述井区中形成 一个反转区;以及 一以第一种导电型在前述第二闸极下之前述井区 中形成的第二掺杂区,其掺杂浓度低于前述井区中 的掺杂浓度。 7.如申请专利范围第6项所述之记忆体装置,其中第 一及第二导电型分别为N型及P型。 8.如申请专利范围第6项所述之记忆体装置,其中第 一及第二电压分别为Vdd以及VBB。 9.如申请专利范围第6项所述之记忆体装置,其中字 元线被耦接以于该记忆胞不被选取时接收第二电 压并于该记忆胞被选取时接收一高于第一电压的 第三电压。 10.如申请专利范围第6项所述之记忆体装置,其于 第一闸极下的井区中进一步包括一通道植入区。 11.一种制造单晶体随机存取记忆胞的方法,包括下 列步骤: 提供一基底; 由第一导电型在基底中形成一井区; 在井区中植入一低Vt植入区以形成一低Vt元件; 于该井区上形成一第一闸极; 于该低Vt植入区上方,形成一第二闸极,并使该第二 闸极形成位于该第一闸极之第一边上;以及 由第二导电型在井区中形成一掺杂区,其位于第一 闸极的第二边上。 12.如申请专利范围第11项所述之制造单晶体随机 存取记忆胞的方法,其中第一及第二导电型分别为 N型及P型。 图式简单说明: 第1图表示一传统记忆胞包括一储存电容以及一存 取电晶体。 第2A~2D图表示一传统半导体记忆装置中之自动再 新装置及信号的方块图。 第3图是一个表示根据一个本发明提出实施例之记 忆体装置的方块图。 第4图表示一在阵列中,根据本发明第一个提出的 实施例之记忆胞之侧面视图。 第5图表示一在阵列中,根据本发明第二个提出的 实施例之记忆胞之侧面视图。 第6图表示一在阵列中,根据本发明第三个提出的 实施例之记忆胞之侧面视图。 第7图表示一在阵列中,根据本发明第四个提出的 实施例之记忆胞之侧面视图。 第8A~8C图中是表示根据本发明提出的一个实施例 中单晶体记忆胞之制作过程的一系列视图方块。 第9A~9C图中是表示根据本发明提出的另一个实施 例中单晶体记忆胞之制作过程的一系列视图方块 。 第10A及10B图表示第4图中记忆体图操作的方块图。 |
