| 主权项 |
1.一种半导体制造之方法,至少包含下列步骤: 形成一叠对标的,该叠对标的包含以一第一遮罩层 与一邻近层所形成之图案;以及 以辐射线照射该叠对标的,该叠对标的藉此能反射 光线并定位该叠对标的之位置。 2.如申请专利范围第1项所述半导体制造之方法,更 包含了以下步骤: 分别由该图案与该邻近层侦测出第一反射光线和 第二反射光线,其中该第一反射光线和该第二反射 光线系为不同之光线;以及 依该第一反射光线 和该第二反射光线来定位该图案之位置。 3.如申请专利范围第1项所述半导体制造之方法,其 中该图案系为一盒中盒(box-in-box)校正图案中的外 盒。 4.如申请专利范围第3项所述半导体制造之方法,更 包含了形成该盒中盒校正图案中的内盒。 5.如申请专利范围第3项所述半导体制造之方法,其 中该内盒与该外盒由两个不同的遮罩层所形成。 6.如申请专利范围第4项所述半导体制造之方法,其 中该内盒包含一光阻层。 7.如申请专利范围第3项所述半导体制造之方法,其 中该外盒包含至少一栓塞层。 8.如申请专利范围第3项所述半导体制造之方法,其 中该外盒包含至少一栓塞层作为介层孔。 9.如申请专利范围第8项所述半导体制造之方法,其 中该外盒包含至少一栓塞层作为沟渠。 10.如申请专利范围第3项所述半导体制造之方法, 其中该外盒包含一导电材料。 11.如申请专利范围第1项所述半导体制造之方法, 其中该叠对标的包含一先进成像量测校正图案( advanced imaging metrology;AIM)。 12.如申请专利范围第1项所述半导体制造之方法, 其中该叠对标的包含一短游标尺(short vernier;SVNR) 校正图案。 13.如申请专利范围第1项所述半导体制造之方法, 其中该邻近层包含一介电层。 14.如申请专利范围第1项所述半导体制造之方法, 其中该邻近层包含一低介电常数之介电层。 15.如申请专利范围第1项所述半导体制造之方法, 其中该邻近层包含复数个镀层。 16.如申请专利范围第1项所述半导体制造之方法, 其中该邻近层的厚度介于100奈米和2微米之间。 17.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线系为可见光。 18.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线系为不可见光。 19.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线系为萤光。 20.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线系属于偏极光。 21.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线包含一单一波长。 22.如申请专利范围第1项所述半导体制造之方法, 其中该辐射线至少包含一单一模态。 23.如申请专利范围第1项所述半导体制造之方法, 更包含了加入至少一种对比加强材料于该图案或 该邻近层中。 24.如申请专利范围第23项所述半导体制造之方法, 其中该对比加强材料系为具吸收性之材料。 25.如申请专利范围第23项所述半导体制造之方法, 其中该对比加强材料系为具反射性之材料。 26.如申请专利范围第23项所述半导体制造之方法, 其中该对比加强材料包含一种以上的染料。 27.如申请专利范围第23项所述半导体制造之方法, 其中该对比加强材料包含一有机材料。 28.如申请专利范围第23项所述半导体制造之方法, 其中该对比加强材料包含一无机材料。 29.如申请专利范围第23项所述半导体制造之方法, 其中该图案包含双镶嵌制程之介层栓塞。 30.如申请专利范围第9项所述半导体制造之方法, 其中介层孔形成于沟渠开口形成之前。 31.如申请专利范围第9项所述半导体制造之方法, 其中介层孔形成于沟渠开口形成之后。 32.如申请专利范围第2项所述半导体制造之方法, 其中该侦测方法系为离线之叠对标的量测法。 33.一种半导体制程之叠对标的量测系统,至少包含 : 一产生器,系以辐射线照射一叠对标的;以及 一侦测器,系用以侦测该叠对标的之反射光线,其 中该反射光线系作为叠对量测之用,且该反射光线 包含至少两束不同的光线。 34.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含一盒中盒校正图案。 35.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含一先进成像量测校正图案 (AIM)。 36.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含一短游标尺(SVNR)校正图案 。 37.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含至少一种作为介层孔的栓 塞材料。 38.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含至少一种作为沟渠的栓塞 材料。 39.如申请专利范围第33项所述之叠对标的量测系 统,其中该叠对标的包含一介电层。 40.如申请专利范围第33项所述之叠对标的量测系 统,其中该产生器可产生不可见之电磁波段。 41.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段包含X射线之波段。 42.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段包含紫外线(UV)之波 段。 43.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段包含远紫外线(DUV)之 波段。 44.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段包含至少一个波长。 45.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段系为萤光。 46.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段系属于偏极光。 47.如申请专利范围第40项所述之叠对标的量测系 统,其中该不可见之电磁波段包含至少一个模态。 48.如申请专利范围第33项所述之叠对标的量测系 统,其中该侦测器系为一波长散布分析仪。 49.如申请专利范围第33项所述之叠对标的量测系 统,其中该侦测器系为一能量散布分析仪。 50.一种半导体制造之方法,至少包含下列步骤: 形成一叠对标的,其中该叠对标的包含了一图中图 (figure-in-figure)校正图案的外图和一邻近之介电层, 其中该外图包含一由栓塞材料形成之开口; 加入至少一种对比加强材料以形成该外图或该介 电层; 以辐射线照射该叠对标的; 分别由该外图与该邻近介电层侦测出第一反射光 线和第二反射光线,该第一和第二反射光线系为不 同之光线; 基于该第一和第二反射光线定位该外图之位置;以 及形成该图中图校正图案中的内图,其中该内图与 该外图由两个不同的遮罩层所形成。 51.如申请专利范围第50项所述半导体制造之方法, 其中该对比加强材料包含一种以上的染料。 图式简单说明: 第1a图系绘示依据本发明之实施例之一盒中盒校 正图案。 第1b图系绘示依据本发明之实施例之一叠对量测 之方法。 第2a-2b图系绘示依据本发明之实施例之包含叠对 标的之部分半导体元件。 第3图系绘示依据本发明之实施例之包含叠对标的 之半导体元件。 |
