| 发明名称 | 含有掺杂柱的高压功率MOSFET | ||
| 摘要 | 一种功率半导体器件，包括第一导电类型的衬底(502)以及随后设置在衬底上的电压维持区。电压维持区包括具有第一导电类型的外延层(501)和位于外延层中的至少一个沟槽(520)。具有第二导电类型的掺杂剂的至少一个掺杂柱体(540)位于外延层中，并邻接沟槽的侧壁。由垂直地一层叠一层地排置以及互相扩散的多个掺杂层(528，530，532，534)形成柱体。还提供基本填充沟槽的填充材料。在电压维持区上设置第二导电类型的至少一个区以限定其间的结。 | ||
| 申请公布号 | CN100342544C | 申请公布日期 | 2007.10.10 |
| 申请号 | CN02826545.9 | 申请日期 | 2002.12.30 |
| 申请人 | 通用半导体公司 | 发明人 | 理查德·A·布朗夏尔 |
| 分类号 | H01L29/74(2006.01);H01L31/111(2006.01);H01L29/76(2006.01);H01L29/94(2006.01);H01L31/062(2006.01);H01L21/332(2006.01);H01L21/20(2006.01);H01L21/331(2006.01) | 主分类号 | H01L29/74(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 樊卫民;钟强 |
| 主权项 | 1.一种形成功率半导体器件的方法，包括如下步骤：A.提供第一或第二导电类型的衬底；B.在所述衬底上形成电压维持区，按如下步骤：a.在衬底上淀积外延层，所述外延层具有第一导电类型；b.在所述外延层中至少形成一个沟槽；c.沿所述沟槽的内壁淀积阻挡材料；d.通过阻挡材料把第二导电类型的掺杂剂注入接近和低于所述沟槽底部的一部分外延层中；e.扩散所述掺杂剂以在所述外延层中形成第一掺杂层；f.至少从沟槽的底部除去阻挡材料；g.刻蚀沟槽穿通所述第一掺杂层并且重复步骤B中的c-f以垂直地在所述第一掺杂层下面形成第二掺杂层；h.在所述沟槽内淀积填充材料以基本填充所述沟槽；i.在第一和第二掺杂层内扩散所述掺杂剂以使第一和第二掺杂层互相重叠；以及C.在所述电压维持区上方形成所述第二导电类型的至少一个区以限定出在所述电压维持区和所述第二导电类型的所述至少一个区之间的结。 | ||
| 地址 | 美国纽约 | ||