半导体存储装置以及半导体装置

摘要

在构成大容量DRAM作为硬核的情况下，随着工艺细微化，防止与控制电路群的细微化相伴的比例不均衡引起的面积效率、性能、布线效率降低的因素。存储阵列区域与控制区域接触，并且，从平面上看以凸形配置。由此，在大容量的DRAM等存储器中，能够得到设计面积最优化、降低成本的效果。即，大容量的DRAM与需要各种大小变化的ROM、SRAM不同，限制安装个数，在半导体装置中所占的比例也较大，所以，着眼于四角形不是容易配置的必要条件的情况，可提供一种硬核，通过对面积效率、布线效率进行最优化来构成大容量的DRAM，并且，在实现系统LSI后也容易进行版面设计。

主权项

1.一种半导体存储装置，其中具有：存储阵列区域，以将存储单元排列为矩阵状的存储单元区域、选择指示所述存储单元区域的行以及列方向并从所选择指示的存储单元读写数据的多个电路、输入输出所读写的数据的数据输入输出电路的二维配置成为四角形的方式来构成；控制区域，以按照地址控制信号选择输出对所述行以及列方向进行指定的地址的地址输入电路、按照外部控制信号输出所述地址控制信号的控制电路、在待机时代替所述外部控制信号产生所述地址控制信号并进行所述存储单元区域的更新动作的更新电路、进行所述地址输入电路、所述控制电路和所述更新电路的时序调整的时序产生电路、使所述数据输入输出电路、所述地址输入电路、所述控制电路、所述更新电路和所述时序产生电路同步的时钟产生电路的二维配置成为四角形的方式来构成，所述控制区域和所述存储阵列区域相互连接一侧的一边的长度无需一致。