发明名称 制造半导体器件的方法
摘要 本发明公开了一种半导体器件制造方法,其中在半导体晶片的多个半导体芯片区(后来要变成半导体芯片的区域)的每个区域中形成半导体集成电路,然后沿着每个在相邻半导体芯片区之间提供的划片区切割所述半导体晶片。半导体芯片区每个是具有长边和短边的矩形形状。所述划片区包括与短边接触的第一划片区和与长边接触的第二划片区。第二划片区的宽度小于第一划片区的宽度。在光刻过程中,用于在X和Y方向中进行对准的第一和第二对准图案全部在第一划片区中形成,并且在第二划片区中不形成。可以同时获得对准精度的提高和半导体器件制造成本的降低。
申请公布号 CN101017791A 申请公布日期 2007.08.15
申请号 CN200710001708.9 申请日期 2007.01.12
申请人 株式会社瑞萨科技 发明人 铃木进也;泽田敏昭;岩崎全利
分类号 H01L21/70(2006.01);H01L21/78(2006.01);H01L21/822(2006.01);H01L23/544(2006.01) 主分类号 H01L21/70(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1.一种制造半导体器件的方法,其包括步骤:(a)提供半导体晶片;(b)在所述半导体晶片的多个半导体芯片区的每个区域中形成半导体集成电路,所述多个半导体芯片区后来要变成半导体芯片;及(c)沿着在多个半导体芯片区之间形成的划片区切割所述半导体晶片,其中所述划片区包括在沿第一个方向延伸的第一划片区和在沿与所述第一个方向相交的第二个方向延伸的第二划片区,其中所述第二划片区的宽度小于所述第一划片区的宽度,并且其中在所述第一划片区中形成两种用于光刻过程的对准图案,而在所述第二划片区中不形成对准图案。
地址 日本东京