| 主权项 |
1.一种系统封装(system-in-package, SIP)之封装体,该封 装体包含有: 一载板,该载板之上表面定义有一封模区(molding area)与一周边区(periphery area); 至少一晶片,设置于该封模区中; 一封装胶体,设置于该封模区中并覆盖该晶片; 复数个焊垫,分别设置于该周边区之载板表面;以 及 一防焊层,覆盖于该周边区并曝露各该焊垫之部分 表面,且该防焊层中形成有至少一容置空间。 2.如申请专利范围第1项所述之封装体,其中该晶片 系为一覆晶晶片。 3.如申请专利范围第1项所述之封装体,其中该封装 体另包含有复数条金线,用来电连接该晶片与该载 板并覆盖以该封装胶体。 4.如申请专利范围第1项所述之封装体,其中该封装 体另包含有复数个锡球设置于该载板之下表面。 5.如申请专利范围第1项所述之封装体,其中该封模 区之厚度系大于该周边区之厚度。 6.如申请专利范围第1项所述之封装体,其中该等焊 垫表面之水平高度系大于或等于该封模区表面之 水平高度。 7.如申请专利范围第1项所述之封装体,其中该等焊 垫表面之水平高度系大于该防焊层表面之水平高 度。 8.如申请专利范围第1项所述之封装体,其中该封装 胶体与该载板具一接触面,该接触面系低于该防焊 层于该些焊垫之开口表面。 9.一种系统封装(system-in-package, SIP)之封装体,该封 装体包含有: 一下封装体,其包含有: 一第一载板,该第一载板之上表面定义有一封模区 (molding area)与一周边区(periphery area); 至少一第一晶片,设置于该封模区中; 一第一封装胶体,设置于该封模区中并覆盖该第一 晶片; 复数个焊垫,分别设置于该周边区之第一载板表面 ;以及 一防焊层,覆盖于该周边区并曝露各该焊垫之部分 表面,且该防焊层中形成有至少一容置空间; 一上封装体,其包含有: 一第二载板; 至少一第二晶片设于该第二载板之表面; 一第二封装胶体覆盖该第二晶片;以及 复数个锡球接合于该第一载板之上表面与该第二 载板之下表面。 10.如申请专利范围第9项所述之封装体,其中该第 一晶片与该第二晶片系为一覆晶晶片。 11.如申请专利范围第9项所述之封装体,其中该下 封装体另包含有复数条金线,用来电连接该第一晶 片与该第一载板并覆盖以该第一封装胶体。 12.如申请专利范围第9项所述之封装体,其中该上 封装体另包含有复数条金线,用来电连接该第二晶 片与该第二载板并覆盖以该第二封装胶体。 13.如申请专利范围第9项所述之封装体,其中该下 封装体另包含有复数个锡球设置于该第一载板之 下表面。 14.如申请专利范围第9项所述之封装体,其中该封 模区之厚度系大于该周边区之厚度。 15.如申请专利范围第9项所述之封装体,其中该等 焊垫表面之水平高度系大于或等于该封模区表面 之水平高度。 16.如申请专利范围第9项所述之封装体,其中该等 焊垫表面之水平高度系大于该防焊层表面之水平 高度。 17.如申请专利范围第9项所述之封装体,其中该封 装体另包含有一第三载板,且该下封装体系利用该 第三载板及该等锡球与该上封装体相连接。 18.如申请专利范围第9项所述之封装体,其中该第 一封装胶体与该第一载板具一接触面,该接触面系 低于该防焊层于该些焊垫之开口表面。 图式简单说明: 第1图为习知系统封装之封装体之示意图。 第2图与第3图为本发明较佳实施例之下封装体示 意图。 第4图与第5图为本发明另一实施例系统封装之封 装体示意图。 |
