| 摘要 |
Multibit-Sigma-Delta-Wandler (1, 100) zum Wandeln eines analogen Eingangssignals (VIN) in ein digitales Ausgangssignal (VOUT) mit einer Filtereinrichtung (5, 6, 7), welche das mit einem Rückkopplungssignal (FB1) summierte Eingangssignal (VIN) zu einem Zwischensignal (Z1) filtert; einer Quantisierereinrichtung (10), welche das gefilterte, mit einem inneren Rückkopplungssignal (FBI) summierte Zwischensignal (Z1, Z2, ZN-1') als Quantisierereingangssignal (QIN) zu dem digitalen Ausgangssignal (VOUT) quantisiert; einem inneren Rückkopplungs-Digital-Analog-Wandler (11), welcher das digitale Ausgangssignal (VOUT) direkt in das innere Rückkopplungssignal (FBI) wandelt; einer DEM-Einrichtung (13), welche das digitale Ausgangssignal (VOUT) einem dynamischen Elementeabgleich unterzieht und ein abgeglichenes digitales Signal (VSO) ausgibt; und mit einem Rückkopplungs-Digital-Analog-Wandler (14), welcher das abgeglichene digitale Signal (VSO) in das Rückkopplungssignal (FB1) wandelt.
|
