于一微处理器中处理一分离式载入作业的装置与方法

摘要

本发明揭露具有管线架构的一微处理器，此微处理器分散位于一主要指令分配器与多数个执行单元中的分配逻辑电路间的指令分配功能。若主要指令分配器向一资料快取要求的一载入资料是不存在于此资料快取，则此指令分配器提供加载指令、一可唯一独特识别出此载入资料的标签，与一具有伪值的资料有效性指标给予某适当执行单元。于获得此载入资料后，资料快取由一总线输出此载入资料与其标签。执行单元中的分散逻辑电路监控总线并寻求与其指令队列内具无效资料指标记录的标签相同的一有效标签。直至找到相同标签后，该分配逻辑电路自此总线获得此载入资料并且将此加载指令及此载入资料分配至一功能单元执行。

主权项

1.一于一微处理器中避免一加载指令而造成管线迟滞的装置，该微处理器包含多数个执行单元以及一快取，其特征在于，该装置包含：一指令分配器，耦接至该快取，以自该快取要求该加载指令所指定的一资料，可以自该快取接收一代表该资料于当时不存在于该快取的指示，以及可以提供该加载指令与一用以识别无法获得的该资料的标签至该多数个执行单元其中之一；以及一分配逻辑电路，位于每一个该多数个执行单元内并与该快取连接，其可以监控一连接该快取与该多数个执行单元的总线，以侦测有效吻合该标签的一代表现在可自该快取获得该资料，其还可以于该快取获得该资料后，分配该加载指令与该资料以供执行。