| 发明名称 | 形成半导体器件内微图案的方法 | ||
| 摘要 | 本发明公开了一种半导体器件内形成微图案的方法，其中第一多晶硅膜、缓冲氧化物膜、第二多晶硅膜、抗抛光膜和第一氧化物膜依次在具有待蚀刻层的半导体衬底上层积。构图第一氧化物膜、抗抛光膜和第二多晶硅膜。氮化物膜间隔物在构图的侧部形成后，在整个结构上形成第二氧化物膜。使用抗抛光膜作为停止层，完成化学机械抛光工艺(CMP)。之后，移除氮化物膜间隔物后，利用氧化物膜和多晶硅膜在蚀刻选择比上的差异，移除第二氧化物膜和第二多晶硅膜。形成用于形成其中具有层积第一多晶硅膜和缓冲氧化物膜结构的微图案的硬掩模。使用该硬掩模作为蚀刻阻挡，蚀刻待蚀刻层。 | ||
| 申请公布号 | CN101013653A | 申请公布日期 | 2007.08.08 |
| 申请号 | CN200610067357.7 | 申请日期 | 2006.02.27 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 郑宇荣;赵诚允;金最东;宋弼根 |
| 分类号 | H01L21/00(2006.01);H01L21/02(2006.01);H01L21/28(2006.01);H01L21/768(2006.01) | 主分类号 | H01L21/00(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1、一种在半导体器件内形成微图案的方法，包括以下步骤：(a)在具有待蚀刻层的半导体衬底上依次形成第一多晶硅膜和待蚀刻层第一多晶硅膜之上的缓冲氧化物膜，然后形成具有下面结构的硬掩模，在其结构中，第二多晶硅膜，抗抛光膜和第一氧化物膜在缓冲氧化物膜的预定区域上层积而成；(b)在硬掩模的侧部上形成氮化物膜间隔物，并在整个结构上形成第二氧化物膜；(c)抛光第二氧化物膜、氮化物膜间隔物和第一氧化物膜，以便暴露出抗抛光膜，并移除抗抛光膜和氮化物膜间隔物；(d)用第二多晶硅膜和第二氧化物膜作为掩模，蚀刻缓冲氧化物膜，并移除第二氧化物膜；(e)用第二多晶硅膜和缓冲氧化物膜作为掩模，蚀刻第一多晶硅膜，并移除第二多晶硅膜；以及(f)用缓冲氧化物膜和第一多晶硅膜作为掩模，蚀刻待蚀刻层。 | ||
| 地址 | 韩国京畿道 | ||