发明名称 |
基于块的设计方法 |
摘要 |
一种用于设计电路系统的方法和装置,包括:选择多个用于设计所述电路系统的预先设计的电路块;收集关于预先设计的电路块的反映设计者经验的数据,所述设计者经验能适用于处理方法;根据设计者的经验数据和可接受的风险程度,以某种方式认可或者拒绝所述电路系统的设计;在认可时,形成块规格,包括每一个电路块的准则和修改的约束;在认可时,形成块规格,用于在芯片的平面布置图上布置所述电路块,作为芯片上的系统,与所述准则和修改的约束一致而不改变所述选择的电路块和所述处理方法。 |
申请公布号 |
CN1331079C |
申请公布日期 |
2007.08.08 |
申请号 |
CN99813779.0 |
申请日期 |
1999.09.30 |
申请人 |
凯登丝设计系统公司 |
发明人 |
H·常;L·库克;M·亨特;W·克;C·K·伦纳德;G·马丁;P·帕特尔森;K·特罗;K·文卡特拉马尼 |
分类号 |
G06F17/50(2006.01);G01R31/3185(2006.01);G01R31/3183(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴增勇;王忠忠 |
主权项 |
1.一种把胶合逻辑分布到设计块中的方法,用以执行集成电路器件设计方案,其中器件设计包括多个预先存在的设计块,所述方法包括如下步骤:标识第一胶合逻辑元件的第一特征;标识具有第二特征的第二胶合逻辑元件,所述第二特征是使所述第二胶合逻辑元件与所述第一胶合逻辑元件兼容;把所述第一胶合逻辑元件与所述标识的第二胶合逻辑元件合并。 |
地址 |
美国加利福尼亚州 |