微分数据总线接收器

摘要

本发明涉及一种具有两个分支的微分数据总线用的接收器，所述接收器设置有开关控制逻辑块(151)。所述两个分支具有电阻元件(7，61…70，8和5，10…20，6)，以及用以切换各电阻元件的开关(3，80)，其中，开关控制逻辑块设置各开关，在用以通过给总线加以共模电压而确定总线上信号之绝对电平的第一子程序中，比较第一电阻分支上的电压和基准电压，选择适宜的开关设置，并将这些设置写入内部存储器件中；而在用以通过给总线加以共模电压而使两个电阻分支之间的失调最小化的第二子程序中，比较第二电阻分支上的电压和已经平衡者第一电阻分支上的电压，选择对第二分支适宜的开关设置，并将这些设置写入内部存储器件中。因而，这种接收器提供良好的平衡和共模抑制。

主权项

1.一种具有两个分支的微分数据总线用的接收器，所述二分支具有电阻元件(5，10-20，6；7，61-70，8)，所述电阻元件以串联排列方式连接，电阻元件(5，10-20，6；7，61-70，8)之间的各个接点连接到开关(31-41；81-91)的第一接线端，其中，每个分支的开关(31-41；81-91)之一被关闭，以接收来自总线的数据，并且所述开关之一还由它的第二接线端连接到比较器(111，112)；所述接收器设置有开关控制逻辑块(51)，该逻辑块按两个子匹配程序匹配电阻元件(5，10-20，6；7，61-70，8)：-在通过给总线加以共模电压而确定总线上信号之绝对电平的第一子程序中，通过连续地比较第一电阻分支(5，10-20，6)中开关(31-41)的电压与基准电压，选择适宜的开关设置，使得在所述设置下，起作用的开关的电压值最接近于所述基准值，并将这一设置写入内部存储器件；-在通过给总线加以共模电压而使两个电阻分支之间的失调最小化的第二子程序中，通过连续地比较第二电阻分支(7，61-70，8)中开关(81-91)的电压与已经平衡之第一电阻分支(5，10-20，6)中的开关的电压，选择对第二程序适宜的开关设置，使得在所述设置下，起作用的开关的电压值最接近于第一程序中围绕第一分支的开关的电压，并将这一设置写入内部存储器件。