| 主权项 |
1.一种整合型积体电路元件,其主要包括有: 一积体电路基板,包含有一位于该基板上表面之复 数个主动元件、一电性连接主动元件上之电性连 接层及一元件保护层;及 一复数个贯穿该基板之外部电极接合榫,其中该接 合榫可与该积体电路基板上的电性连接层及其他 电路系统之电极连接端电性接合。 2.如申请专利范围第1项所述之整合型积体电路元 件,其中该外部电极接合榫更可包括有一于该积体 电路基板背面之重布导电线路。 3.如申请专利范围第1项所述之整合型积体电路元 件,其中该外部电极接合榫尚可包括一绝缘层,分 别与其他外部电极接合榫电性隔离。 4.如申请专利范围第3项所述之整合型积体电路元 件,其中该绝缘层,系可选择为二氧化矽、氮化矽 、高分子化合物、陶瓷材料及其他绝缘材料及其 中之任一组合制作者。 5.如申请专利范围第1项所述之整合积体电路元件, 其中该外部电极接合榫尚可包括一导电材料,可与 该整合积体电路元件中之电性连接层及其他电路 系统之电极连接端电性相接合。 6.如申请专利范围第5项所述之整合型积体电路元 件,其中该导电材料,系可选择为钛、氮化钛、铝 、铜、汞、镍、锡、铅、银、钨、钯、金、汞合 金、银胶、锡铅、导电高分子、其他导电性物质 、上述之组合物、化合物或金属合金及其中之任 一组合制作者。 7.如申请专利范围第2项所述之整合型积体电路元 件,其中该重布外接导线之下表面,尚可形成一空 间与该积体电路基板下表面分离。 8.如申请专利范围第1项所述之整合型积体电路元 件,其中该积体电路基板,尚可包括一个内嵌于该 积体电路基板中之散热导电材料层。 9.如申请专利范围第1项所述之整合型积体电路元 件,其中该外部电极接合榫更可包括有一内嵌于该 积体电路基板背面之内嵌重布外接导电线路。 10.如申请专利范围第9项所述之整合型积体电路元 件,其中该内嵌重布外接导电线路之下表面,尚可 形成一空间与该积体电路基板下表面分离。 11.如申请专利范围第1项所述之整合型积体电路元 件,其中该外部电极接合榫尚可包括形成一空间于 其内,以提供该外部电极接合榫针端作上、下水平 调整弹性。 12.如申请专利范围第1项所述之整合型积体电路元 件,其中该外部电极接合榫端尚可包括形成具有各 类图案之外部电极接合榫针端,以增进该外部电极 接合榫作上、下水平调整能力。 13.一种整合型积体电路元件之制造方法,其主要包 括有: 提供一基板,以形成一复数个主动元件、一主动元 件之电性连接层及一元件保护层于该基板上表面; 及 建构贯穿基板之外部电极接合榫,其中包括有: 自基板表面形成复数个贯穿基板之壕沟; 建构绝缘膜于壕沟内壁上;以及 填充导电材料于壕沟内,其中该导电材料与基板上 之电性连接层具有电性接连。 14.如申请专利范围第13项所述之制造方法,其中该 制造方法尚可包括形成一重布外接导线于积体电 路基板背面。 15.如申请专利范围第之13项所述之制造方法,其中 该制造方法更包括形成一内嵌重布外接导电线路 内嵌于该积体电路基板中。 16.如申请专利范围第之13项所述之制造方法,其中 建构外部电极接合榫之步骤系可选择为磨薄基板 步骤之前及之后。 17.如申请专利范围之13项所述之制造方法,其中该 制造方法更包括有形成介于积体电路基板下表面 和重布外接导电线路下表面之一空间。 18.如申请专利范围之13项所述之制造方法,其中该 制造方法更包括有形成一内嵌于外部电极接合榫 内作为外部电极接合榫针端上、下水平调整之空 间。 19.如申请专利范围之13项所述之制造方法,其中该 制造方法更包括有形成具有各类图案之外部电极 接合榫针端,以增进该外部电极接合榫作上、下水 平调整能力。 20.一种整合型积体电路元件之制造方法,其主要包 括有: 提供一基板,以形成一复数个主动元件、一主动元 件之电性连接层及一元件保护层于该基板上表面; 及 建构复数个贯穿基板之外部电极接合榫,其中包括 有: 于基板上表面建构复数个壕沟; 自基板下表面,建构复数个与基板上表面分别相对 应之壕沟,并使其连通以相互贯穿该基板; 建构一绝缘膜于壕沟内璧;以及 填充导电材料于壕沟,其中该导电材料与基板上之 电性连接层具有电性接连。 21.如申请专利范围第20项所述之制造方法,其中建 构绝缘膜于壕沟内璧,和填充导电材料于该连通壕 沟之步骤系可为分开独立之步骤。 22.如申请专利范围第20项所述之制造方法,其中建 构连通壕沟之步骤系可选择为磨薄基板步骤之前 及之后。 23.一种整合型积体电路元件之制造方法,其主要包 括有: 提供一基板,以形成一复数个主动元件、一主动元 件之一电性连接层及一元件保护层于该基板上表 面;及 建构复数个贯穿基板之外部电极接合榫,其中包括 有: 于基板上表面建构复数个壕沟; 建构绝缘膜于壕沟内壁上; 填充导电材料于壕沟内,其中该导电材料与基板上 之电性连接层具有电性接连;以及 磨薄该基板使该导电材料凸出该基板下表面,可藉 以形成该积体电路元件之外部电极接合榫。 图式简单说明: 第1图系为传统习知积体电路元件相关制造技术之 流程图; 第2图系为传统习知积体电路元件之剖面示意图; 第3图系为传统习知积体电路元件之剖面示意图; 第4图系为传统习知积体电路元件之剖面示意图; 第5图系为传统习知积体电路元件之剖面示意图; 第6图系为本发明积体电路元件相关制造技术之流 程图; 第7A至第7B图系为本发明积体电路元件之示意图; 第8A至第8D图系为本发明形成积体电路元件内嵌接 合榫之剖面示意图; 第9A至第9E图系为本发明积体电路元件之剖面示意 图; 第10图系为本发明积体电路元件另一实施例之剖 面示意图; 第11A至第11D图系为特别阐示本发明之重布导电线 路和焊接凸块之示意图; 第12A至第12C图系为特别阐示本发明之三种不同建 构该外部电极接合榫之剖面示意图; 第13A至第13B图系为特别阐示本发明之另一较佳实 施例之剖面示意图; 第13C图系为特别阐示本发明外部电极接合榫针端 之放大示意图; 第14A至第14C图系为特别阐示本发明之另一较佳实 施例之剖面示意图。 |
