发明名称 |
半导体集成电路器件 |
摘要 |
分别用于箝位不希望的电平电压的第一箝位电路和垂直叠置于其上的第二箝位电路提供在高电位侧电源和低电位侧电源之间,由垂直叠置的第一箝位电路和第二箝位电路形成的中间节点与内部电路的电源相连。由于最初在内部电路中提供的电容器与第一箝位电路并联配置,所以由于电容器的存在降低了阻抗,由流入芯片的过电流产生的电位差变小。由此,由流入芯片的过电流产生的电位差减小,并且通过允许流过更大的过电流可以改善静电介质强度。 |
申请公布号 |
CN1326242C |
申请公布日期 |
2007.07.11 |
申请号 |
CN03142438.4 |
申请日期 |
2003.06.09 |
申请人 |
株式会社日立制作所;日立超大规模集成电路系统株式会社 |
发明人 |
刘藤佳代子;楠贡;石塚裕康;益田信一郎 |
分类号 |
H01L27/02(2006.01);G11C5/14(2006.01) |
主分类号 |
H01L27/02(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1、一种半导体集成电路器件,包括:用于接收高电位侧电源的第一输入端;用于接收低电位侧电源的第二输入端;内部电路,包括接收电压低于所述高电位侧电源的用于内部电路的电源的第一端,内部电路通过接收所述电源而工作;分别用于箝制不希望的电平电压的第一箝位电路和第二箝位电路,其中所述第一和第二箝位电路串联连接在所述第一输入端和所述第二输入端之间,并且所述第一箝位电路和所述第二箝位电路之间的中间节点连接到所述第一端,其中所述内部电路包括:由连接到所述用于内部电路的电源的薄膜晶体管构成的逻辑电路;以及提供在所述用于内部电路的电源和所述低电位侧电源之间的噪声抑制电容器。 |
地址 |
日本东京 |