| 主权项 |
1.一种形成一半导体元件之方法,至少包含: 在一基材中形成一闸电极,且该闸电极具有复数个 曝露侧壁; 形成复数个伪间隙壁于该闸电极之该些曝露侧壁 上; 进行一第一植入制程,以形成源极与汲极; 形成一顶盖层于该闸电极、该些伪间隙壁、以及 该源极与汲极上; 进行一第一退火制程;以及 去除该顶盖层以及该些伪间隙壁。 2.如申请专利范围第1项所述之方法,更包含: 在去除该顶盖层以及该些伪间隙壁之后,进行一第 二植入制程,以形成低掺杂的汲极植入区;以及 在该第二植入制程进行后,进行一第二退火制程。 3.如申请专利范围第1项所述之方法,更包含在形成 该些伪间隙壁之前以及形成该闸电极之后,形成另 一植入区。 4.如申请专利范围第1项所述之方法,更包含形成最 后的侧壁间隙壁在该闸电极之该些曝露侧壁上,以 形成该半导体元件。 5.如申请专利范围第1项所述之方法,其中该半导体 元件包括一接面,该接面之深度介于约5 nm和约50 nm 之间。 6.如申请专利范围第1项所述之方法,其中该些伪间 隙壁以及该顶盖层之形成温度系各少于约摄氏600 度。 7.如申请专利范围第1项所述之方法,其中该些伪间 隙壁以及该顶盖层之形成温度系各介于约摄氏350 度和600度之间。 8.如申请专利范围第1项所述之方法,其中该些伪间 隙壁以及该顶盖层包含氮化矽或氮化矽/氧化矽堆 叠。 9.如申请专利范围第1项所述之方法,其中该些伪间 隙壁以及该顶盖层之应力系各介于约-2Gpa以及约2 Gpa之间。 10.如申请专利范围第1项所述之方法,其中该些伪 间隙壁以及该顶盖层之应力系各介于约0.5 Gpa和约 1.5 Gpa之间。 11.如申请专利范围第1项所述之方法,其中该方法 系在约室温下使用约1%的氢氟酸,以每分钟介于约3 nm以及约100 nm间之蚀刻率去除该些伪间隙壁。 12.如申请专利范围第1项所述之方法,其中该方法 系在约室温下使用约1%的氢氟酸,以每分钟介于约5 nm以及约80 nm间之蚀刻率去除该些伪间隙壁。 13.如申请专利范围第1项所述之方法,其中该方法 系在约室温下使用1%的氢氟酸溶液,以每分钟介于 约3 nm以及约100 nm间之蚀刻率去除该些伪间隙壁; 以及该方法系在约室温下使用1%的氢氟酸溶液,以 每分钟介于约30 nm以及约1000 nm间之蚀刻率去除该 顶盖层。 14.如申请专利范围第1项所述之方法,其中该第一 退火制程之温度系介于约摄氏800度到1200度之间, 而该第二退火制程之温度系介于约摄氏600度到1100 度之间。 15.一种形成一半导体元件之方法,至少包含: 提供一闸电极,该闸电极具有复数个曝露侧壁; 进行一第一植入制程,以形成复数个第一低掺杂的 汲极植入区邻近且位于该闸电极之外侧; 形成复数个伪间隙壁于该闸电极之该些曝露侧壁 上; 进行一第二植入制程,以形成源极与汲极; 形成一顶盖层在该闸电极、该些伪间隙壁、以及 该源极与汲极上; 进行一第一退火制程; 去除该顶盖层以及该些伪间隙壁; 进行一第三植入制程,以形成复数个第二低掺杂的 汲极植入区; 进行一第二退火制程;以及 形成最后的侧壁间隙壁在该闸电极之该些曝露侧 壁上,以形成该半导体元件,其中该半导体元件具 有一接面,该接面之深度范围从约5 nm到约50 nm。 16.如申请专利范围第15项所述之方法,其中该些伪 间隙壁以及该顶盖层各包含形成温度少于约摄氏 600度之氮化矽。 17.如申请专利范围第15项所述之方法,其中该些伪 间隙壁包含氮化矽或氮化矽/氧化矽堆叠。 18.如申请专利范围第15项所述之方法,其中每一该 些伪间隙壁以及该顶盖层之应力系各从约-2 Gpa到 约2 Gpa。 19.如申请专利范围第15项所述之方法,其中该方法 系在约室温下使用约1%的氢氟酸,以每分钟从3 nm到 约100 nm之蚀刻率去除该些伪间隙壁。 20.如申请专利范围第15项所述之方法,其中该方法 系在约室温下使用约1.0%的氢氟酸,以每分钟从约3 nm到100 nm之蚀刻率去除该些伪间隙壁中;该方法系 在约室温下使用约1.0%的氢氟酸,以每分钟从约30埃 到约1000埃之蚀刻率去除该顶盖层;以及该方法系 使用氢氟酸,以每分钟从约5埃到约200埃之蚀刻率 去除该些最后的侧壁间隙壁。 21.如申请专利范围第15项所述之方法,其中该第一 退火制程之温度系介于约摄氏800度到约1200度之间 ,而该第二退火制程之温度系介于约摄氏600度到约 1100度之间。 22.一种形成一金氧半(MOS)元件之方法,至少包含以 下步骤: 提供一闸电极,该闸电极具有复数个曝露侧壁; 进行一第一植入制程,以形成复数个第一低掺杂的 汲极植入区; 形成复数个伪间隙壁在该闸电极之该些曝露侧壁 上,其中在约室温下该些伪间隙壁在约1.0%的氢氟 酸中具有每分钟从约3 nm到100 nm的蚀刻率; 进行一第二植入制程,以形成源极与汲极; 形成一顶盖层在该闸电极、该些伪间隙壁、以及 该源极与汲极上,且在约室温下该顶盖层在约1.0% 的氢氟酸中具有每分钟从约30埃到约1000埃的蚀刻 率; 进行一第一退火制程; 去除该顶盖层以及该些伪间隙壁; 进行一第三植入制程,以形成复数个第二低掺杂的 汲极植入区; 进行一第二退火制程;以及 形成最后的侧壁间隙壁在该闸电极之该些曝露侧 壁上,以形成该金氧半元件,且在约室温下该些最 后的侧壁间隙壁在约1.0%的氢氟酸中具有每分钟从 约5埃到约200埃的蚀刻率。 23.如申请专利范围第22项所述之方法,其中该金氧 半元件包括一接面,且该接面之深度系从约5 nm到50 nm。 24.如申请专利范围第22项所述之方法,其中该些伪 间隙壁包含氮化矽或氮化矽/氧化矽堆叠。 25.如申请专利范围第22项所述之方法,其中该些伪 间隙壁之应力系从约-2 Gpa到约2 Gpa。 26.如申请专利范围第22项所述之方法,其中该第一 退火制程之温度系介于约摄氏800度到约1200度之间 ,而该第二退火制程之温度系介于约摄氏600度到约 1100度之间。 图式简单说明: 第1-9图是在制造期间的微电子元件之实施例的纵 剖面视图。 |
