发明名称 |
一种数字比特位同步方法 |
摘要 |
一种数字比特位同步方法,其包含:步骤1、模/数转换;步骤2、数据滤波;步骤3、数据鉴相;步骤4、环路滤波;步骤5、累加控制;步骤6、2倍降采样。本发明提供的数字比特位同步方法,采用纯数字处理方式实现ATSC的数字位同步,模拟信号通过2倍过采样后,得到数字输入信号,通过后续数字电路处理得到在最佳采样点附近采样得到的数据,结果达到预期目标,降低原先模拟电路的不可靠性。 |
申请公布号 |
CN1988435A |
申请公布日期 |
2007.06.27 |
申请号 |
CN200610147457.0 |
申请日期 |
2006.12.19 |
申请人 |
上海广电(集团)有限公司中央研究院 |
发明人 |
刘才勇;竺海安;王国中 |
分类号 |
H04L7/027(2006.01);H04L27/06(2006.01) |
主分类号 |
H04L7/027(2006.01) |
代理机构 |
上海新天专利代理有限公司 |
代理人 |
张静洁 |
主权项 |
1.一种数字比特位同步方法,其特征在于,包括以下步骤:步骤1、模/数转换:采样时钟(1)对输入的模拟信号进行2倍过采样,得到数字信号;步骤2、数据滤波:若内插滤波器(2)接收到控制器(5)发出的控制信号,则处于工作状态,对接收的采样得到的数字信号进行数据滤波;若内插滤波器(2)没有接收到控制器(5)发出的控制信号,则处于非工作状态,直接输出接收的采样得到的数字信号;步骤3、数据鉴相:鉴相器(3)接收内插滤波器(2)的输出信号,对其进行鉴相操作;步骤4、环路滤波:环路滤波器(4)接收鉴相器(3)的输出信号,对其进行环路滤波;步骤5、累加控制:控制器(5)接收环路滤波器(4)的输出信号,进行累加处理;若累加值达到预定阈值,控制器(5)输出控制信号至内插滤波器(2),使内插滤波器(2)处于工作状态,同时清零控制器(5);若累加值没有达到预定阈值,控制器(5)不输出控制信号至内插滤波器(2),使内插滤波器(2)处于非工作状态;步骤6、2倍降采样:2倍降采样器(6)接收内插滤波器(2)的输出信号,进行2倍降采样,得到在最佳采样点附近采样得到的数据。 |
地址 |
200233上海市宜山路757号2楼 |