| 主权项 |
1.一种制造快闪记忆体装置之方法,包括下列步骤: 备制一半导体基板,在该半导体基板中界定一晶格 区、一高电压电晶体区及一低电压电晶体区; 在该半导体基板的该晶格区和该低电压电晶体区 等各区中形成一具有高有效场氧化物高度(EFH)之 场氧化物膜,并且在该半导体基板的该高电压电晶 体区中形成一具有低EFH之场氧化物膜,这是由于各 区中形成之该等闸极氧化物膜之拓朴变化而导致 EFH不同;以及 藉由一场氧化物膜凹槽制程,按一既定厚度来蚀刻 具有该高EFH之该等场氧化物膜,藉此使各区中形成 之该等闸极氧化物膜的EFH变成相同或相似。 2.如申请专利范围第1项之方法,其中该等闸极氧化 物膜包括一晶格氧化物膜、一高压氧化物膜及一 低压氧化物膜,以及其中该高压闸极氧化物膜是厚 度为300至500埃之厚膜,并且该低压闸极氧化物膜和 该晶格闸极氧化物膜皆是厚度为100埃以下之薄膜 。 3.如申请专利范围第1项之方法,其中藉由自对位浅 渠沟隔离(SA-STI)制程来形成该等场氧化物膜。 4.如申请专利范围第1项之方法,其中火该场氧化物 膜凹槽制程包含下列步骤: 形成一光阻图案,用于封闭已形成具有该低EFH之该 等场氧化物膜的该高电压电晶体区; 使用该光阻图案当做一蚀刻光罩,使用一BOE溶液按 一既定厚度来蚀刻具有该高EFH之该等场氧化物膜; 使用一PIRANHA清洁溶液来剥除该光阻图样及有机致 污物;以及 使用一SC-1清洁溶液来剥除微粒及有机致污物。 5.如申请专利范围第4项之方法,其中藉由一有机污 染清除(descum)制程以80至140℃温度来硬化该光阻图 案。 6.如申请专利范围第4项之方法,其中该BOE溶液是一 混和NH4F与HF之溶液,混和比率为9:1、100:1或300:1。 7.如申请专利范围第4项之方法,其中按照具有该低 EFH之该场氧化物膜与具有该高EFH之该场氧化物膜 之间的EFH变化,来设定使用该BOE溶液的一场氧化物 膜蚀刻目标。 8.一种制造快闪记忆体装置之方法,包括下列步骤: 在一半导体基板上形成一晶格闸极氧化物膜、一 高压闸极氧化物膜及一低压闸极氧化物膜,在该半 导体基板中已界定一晶格区、一高电压电晶体区 及一低电压电晶体区; 在该等闸极氧化物膜上形成一第一多晶矽层及一 氮化物膜; 相继蚀刻该氮化物膜、该第一多晶矽层、该等闸 极氧化物膜及该半导体基板,藉此在各区中形成复 数个绝缘渠沟; 在包含该等渠沟的整个结构上沉积一氧化物膜,并 且藉由一抛光制程按一既定厚度来抛光该氧化物 膜及该氮化物膜,藉此在该半导体基板的该晶格区 和该低电压电晶体区等各区中形成具有高有效场 氧化物高度(EFH)之场氧化物膜,并且在该半导体基 板的该高电压电晶体区中形成具有低EFH之场氧化 物膜; 剥除该抛光制程之后留下的该氮化物膜; 藉由一场氧化物膜凹槽制程,按一既定厚度来蚀刻 具有该高EFH之该等场氧化物膜,藉此使各区中形成 之该等闸极氧化物膜的EFH变成相同或相似;以及 在包含具有相同或相似EFH之该等场氧化物膜的该 第一多晶矽层上形成一第二多晶矽层。 9.如申请专利范围第8项之方法,其中形成之该高压 闸极氧化物膜的厚度为300至500埃;形成之该低压闸 极氧化物膜和该晶格闸极氧化物膜的厚度皆为100 埃以下;形成之该第一多晶矽层的厚度为300至700埃 ;以及形成之该氮化物膜的厚度为800至1200埃。 10.如申请专利范围第8项之方法,其中剥除残余之 该氮化物膜的制程包括:使用一含HF的氧化物蚀刻 溶液来预处理残余之氮化物膜,并且使用一含H3PO4 之溶液中彻底剥除该残余之氮化物膜。 11.如申请专利范围第8项之方法,其中该场氧化物 膜凹槽制程包含下列步骤: 形成一光阻图案,用于封闭已形成具有该低EFH之该 等场氧化物膜的该高电压电晶体区; 使用该光阻图案当做一蚀刻光罩,使用一BOE溶液按 一既定厚度来蚀刻具有该高EFH之该等场氧化物膜; 使用一PIRANHA清洁溶液来剥除该光阻图样及有机致 污物;以及 使用一SC-1清洁溶液来剥除微粒及有机致污物。 12.如申请专利范围第11项之方法,其中藉由一有机 污染清除(descum)制程以80至140℃温度来硬化该光阻 图案。 13.如申请专利范围第11项之方法,其中该BOE溶液是 一混和NH4F与HF之溶液,混和比率为9:1、100:1或300:1 。 14.如申请专利范围第11项之方法,其中按照具有该 低EFH之该场氧化物膜与具有该高EFH之该场氧化物 膜之间的EFH差异,来设定使用该BOE溶液的一场氧化 物膜蚀刻目标。 15.一种制造快闪记忆体装置之方法,包括下列步骤 : 在一半导体基板上形成一晶格闸极氧化物膜、一 高压闸极氧化物膜及一低压闸极氧化物膜,在该半 导体基板中已界定一晶格区、一高电压电晶体区 及一低电压电晶体区; 在该等闸极氧化物膜上形成一第一多晶矽层及一 氮化物膜; 相继蚀刻该氮化物膜、该第一多晶矽层、该等闸 极氧化物膜及该半导体基板,藉此在各区中形成复 数个绝缘渠沟; 在包含该等渠沟的整个结构上沉积一氧化物膜,并 且藉由一抛光制程按一既定厚度来抛光该氧化物 膜及该氮化物膜,藉此在该半导体基板的该晶格区 和该低电压电晶体区等各区中形成具有高有效场 氧化物高度(EFH)之场氧化物膜,并且在该半导体基 板的该高电压电晶体区中形成具有低EFH之场氧化 物膜; 藉由一场氧化物膜凹槽制程,按一既定厚度来蚀刻 具有该高EFH之该等场氧化物膜,藉此使各区中形成 之该等闸极氧化物膜的EFH变成相同或相似; 剥除该抛光制程及该场氧化物膜凹槽制程之后留 下的该氮化物膜;以及 在包含具有相同或相似EFH之该等场氧化物膜的该 第一多晶矽层上形成一第二多晶矽层。 16.如申请专利范围第15项之方法,其中形成之该高 压闸极氧化物膜的厚度为300至500埃;形成之该低压 闸极氧化物膜和该晶格闸极氧化物膜的厚度皆为 100埃以下;形成之该第一多晶矽层的厚度为300至700 埃;以及形成之该氮化物膜的厚度为800至1200埃。 17.如申请专利范围第15项之方法,其中剥除残余之 该氮化物膜的制程包括:使用一含HF的氧化物蚀刻 溶液来预处理残余之氮化物膜,并且使用一含H3PO4 之溶液中彻底剥除该残余之氮化物膜。 18.如申请专利范围第15项之方法,其中该场氧化物 膜凹槽制程包含下列步骤: 形成一光阻图案,用于封闭已形成具有该低EFH之该 等场氧化物膜的该高电压电晶体区; 使用该光阻图案当做一蚀刻光罩,使用一BOE溶液按 一既定厚度来蚀刻具有该高EFH之该等场氧化物膜; 使用一PIRANHA清洁溶液来剥除该光阻图样及有机致 污物;以及 使用一SC-1清洁溶液来剥除微粒及有机致污物。 19.如申请专利范围第18项之方法,其中藉由一有机 污染清除(descum)制程以80至140℃温度来硬化该光阻 图案。 20.如申请专利范围第18项之方法,其中该BOE溶液是 一混和NH4F与HF之溶液,混和比率为9:1、100:1或300:1 。 21.如申请专利范围第18项之方法,其中按照具有该 低EFH之该场氧化物膜与具有该高EFH之该场氧化物 膜之间的EFH差异,来设定使用该BOE溶液的一场氧化 物膜蚀刻目标。 图式简单说明: 图1显示快闪记忆体装置的断面图,用于解说一种 根据先前技术来制造该快闪记忆体装置之方法; 图2到6显示快闪记忆体装置的断面图,用于解说一 种根据本发明一项具体实施例来制造该快闪记忆 体装置之方法;以及 图7到12显示快闪记忆体装置的断面图,用于解说一 种根据本发明另一项具体实施例来制造该快闪记 忆一体装置之方法。 |
