| 发明名称 | 晶体管、存储单元、存储单元阵列及其形成方法 | ||
| 摘要 | 本发明的一个实施方案涉及一种至少部分形成于具有表面的半导体衬底内的晶体管。具体而言，所述晶体管包括第一源/漏区、第二源/漏区、连接所述第一和第二源/漏区的沟道区。所述沟道区置于所述半导体衬底内。沟道方向由连接所述第一和第二源/漏区的线定义。栅凹槽形成于所述半导体衬底内。所述栅凹槽毗邻所述沟道区形成。所述栅凹槽包括上部和下部，所述上部毗邻所述下部，且栅介电层置于所述沟道区和所述栅凹槽之间。所述栅凹槽的下部被填充了多晶硅，而所述栅凹槽的上部被填充了金属或金属化合物，由此形成沿所述沟道区放置的栅电极。所述栅电极控制在所述第一和第二源/漏区之间流动的电流。 | ||
| 申请公布号 | CN1983638A | 申请公布日期 | 2007.06.20 |
| 申请号 | CN200610173280.1 | 申请日期 | 2006.12.15 |
| 申请人 | 奇梦达股份公司 | 发明人 | M·波普;T·舒斯特;J·福尔;J·韩恩 |
| 分类号 | H01L29/78(2006.01);H01L29/423(2006.01);H01L27/108(2006.01);H01L21/8242(2006.01) | 主分类号 | H01L29/78(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张雪梅;王忠忠 |
| 主权项 | 1.一种至少部分形成于具有表面的半导体衬底内的晶体管，所述晶体管包括：第一源/漏区；第二源/漏区；连接所述第一和第二源/漏区的沟道区，所述沟道区置于所述半导体衬底内，且沟道方向由连接所述第一和所述第二源/漏区的线定义；形成于所述半导体衬底内的栅凹槽，所述栅凹槽毗邻所述沟道区形成，所述栅凹槽包括上部和下部，所述上部毗邻所述下部；以及置于所述沟道区和所述栅凹槽之间的栅介电层，其中所述栅凹槽的下部被填充了多晶硅，而所述栅凹槽的上部被填充了金属或金属化合物，由此形成沿所述沟道区放置的栅电极，所述栅电极控制在所述第一和第二源/漏区之间流动的电流。 | ||
| 地址 | 德国慕尼黑 | ||