制造半导体集成电路的方法

摘要

提供一种半导体集成电路，其中即使支撑衬底的电位被固定，也不会出现电路计时的改变或驱动能力的变化。按照本发明的制造半导体集成电路的方法包括：在晶体管的源-体-结区域中形成接触孔，使得接触孔穿过支撑衬底上的半导体膜和埋置绝缘膜到达支撑衬底的一部分；形成热氧化膜；在即将形成第一导电性的晶体管的区域中形成第二导电性的杂质区，其到达半导体膜上的埋置绝缘膜；在支撑衬底上的一部分中形成第二导电性的杂质区，使第二导电性的杂质区关于绝缘膜相对；腐蚀层间绝缘膜以致与接触孔同中心并具有环绕接触孔的尺寸。

主权项

1. 一种制造半导体集成电路的方法，其中在第一导电性的支撑衬底上经过埋置绝缘膜提供的第一导电性的半导体膜上形成CMOS晶体管，该方法包括：在邻接体区的源-体-结的区域中形成接触孔，该体区在晶体管的源区和栅区之下，以致接触孔穿过支撑衬底上的半导体膜和埋置绝缘膜到达支撑衬底的一部分，同时形成对准标记；在所述半导体膜上和所述接触孔的内侧上形成热氧化膜；在即将形成第一导电性的晶体管的区域中形成第一个第二导电性的杂质区，其到达半导体膜下的埋置绝缘膜；在支撑衬底的一部分中形成第二个第二导电性的杂质区，所述第二个第二导电性的杂质区与所述第一个第二导电性的杂质区关于所述埋置绝缘膜相对；在隔离元件后形成栅氧化膜、栅电极、源区和漏区，并形成层间绝缘膜；形成源区和漏区的接触，同时，腐蚀层间绝缘膜，以使所述层间绝缘膜与所述接触孔同中心并具有环绕所述接触孔的尺寸；以及在所述层间绝缘膜上形成布线。