分闸快闪记忆体之低功率读取参考电路

摘要

一种分闸快闪记忆体之低功率读取参考电路，包括有至少一对第一参考记忆胞及第二参考记忆胞，用以提供读取参考电流之分闸快闪记忆体之正规记忆胞，其中第一参考记忆胞之第一浮置闸极与第二参考记忆胞之第二浮置闸极系连接于逻辑电路的输出端，逻辑电路可接收至少一外部状态讯号，以判定分闸快闪记忆体是否预备进入读取模式，而使第一浮置闸极与该第二浮置闸极位于一开启状态及一关闭状态进行变换，而开启第一参考记忆胞及第二参考记忆胞使其等提供参考电流。