发明名称 形成电路板电性连接端的制法
摘要 本发明的形成电路板电性连接端的制法是在一具有多个电性连接垫的电路板上形成图案化阻层,并使该阻层形成多个露出该电性连接垫的开口,接着在该阻层开口中依次形成第一及第二导电材料,然后移除该阻层,并在该电路板表面形成绝缘保护层,然后薄化该绝缘保护层,露出对应该电性连接垫位置的该第二导电材料,供该电路板与外界电性导接;本发明的形成电路板电性连接端的制法利用电镀方式在电路板表面的电性连接垫上形成导电结构,从而降低材料成本及缩短制程时间,增加该导电材料的结合强度,克服了现有技术存在的问题。
申请公布号 CN1980538A 申请公布日期 2007.06.13
申请号 CN200510125651.4 申请日期 2005.11.30
申请人 全懋精密科技股份有限公司 发明人 许诗滨;汤绍夏;史朝文;王音统;胡文宏
分类号 H05K3/40(2006.01);H05K1/11(2006.01);H01R12/00(2006.01) 主分类号 H05K3/40(2006.01)
代理机构 北京纪凯知识产权代理有限公司 代理人 程伟
主权项 1.一种形成电路板电性连接端的制法,其特征在于,该形成电路板电性连接端的制法包括:提供一具有线路层的电路板,该电路板表面具有一绝缘层,在该电路板的表面绝缘层上形成多个开口显露部份线路层,再在该绝缘层表面及开口形成一导电层,以及在该导电层上形成一露出部分导电层的图案化阻层,由电镀制程在该导电层上形成电性连接垫及导电线路,并使该电性连接垫连接该部分线路层;在该电路板上形成另一阻层,并在该阻层中形成露出该电性连接垫的开口;在该电性连接垫上依次电镀形成第一导电材料及第二导电材料;移除电路板上的图案化阻层与阻层,以及被图案化阻层覆盖的导电层;在该电路板表面形成绝缘保护层,并使该绝缘保护层覆盖该电性连接垫上的第一及第二导电材料;以及薄化该绝缘保护层,露出对应该电性连接垫位置的第二导电材料。
地址 台湾省新竹市