摘要 |
Die Erfindung betrifft einen zeitkontinuierlichen Delta-Sigma-Analog-Digital-Wandler (10) zur Umwandlung eines analogen Eingangssignals (IN) in ein digitales Ausgangssignal (OUT), umfassend ein analoges Filter (20), welches das analoge Eingangssignal filtert, einen durch ein Taktsignal (CLK) getakteten Quantisierer (30), welcher das durch das analoge Filter (20) abgegebene gefilterte analoge Signal zur Erzeugung des digitalen Ausgangssignal quantisiert, und eine Rückkopplungsanordnung (40) mit wenigstens einem Digital-Analog-Wandler, welche dem analogen Filter (20) wenigstens ein analoges Rückkoppelsignal auf Basis des digitalen Ausgangssignals (OUT) zuführt. Um die Rückkopplung zu vereinfachen, ohne die Wandlerstabilität und den Stromverbrauch nachteilig zu beeinflussen, ist gemäß der Erfindung vorgesehen, dass die Rückkopplungsanordnung (40) zur Erzeugung eines dem differenzierten Ausgangssignal des Quantisierers entsprechenden Rückkoppelsignals zwei Digital-Analog-Wandler (44-1, 44-2) umfasst, denen das digitale Ausgangssignal (OUT) des Quantisierers (30) über eine Verzögerungsstufe (42-1, 42-2) mit voneinander verschiedenen Verzögerungen zugeführt wird und deren analoge Ausgangssignale einem analogen Subtrahierer (24-3) zugeführt werden.
|