于过模制积体电路封装中具有减低翘曲之装置及于过模制积体电路封装中减低翘曲之方法

摘要

本发明揭示一种用于一半导体封装之一基板之一表面上的虚设电路图案，该虚设电路图案包括直线区段，该等直线区段之一长度受控制以致于不会在该等线区段内产生高于一所需应力之应力。该虚设电路图案可以系由线或者诸如六边形之类相邻或间隔的多边形形成。该虚设电路图案之部分亦可以系形成为具有随机选择的定向、尺寸及位置。