半导体器件及其制造方法

摘要

本发明涉及具备高速工作的MISFET的半导体器件及其制造方法。半导体器件具备由在nMISFET的源·漏区(3a、4a)上形成的氮化硅膜构成的第1种内部应力膜(8a)和由在pMISFET的源·漏区(3b、4b)上形成的TEOS膜构成的第2种内部应力膜(8b)。利用第1种内部应力膜(8a)在nMISFET的沟道区中在电子的移动方向上产生拉伸应力，以提高电子的迁移率。利用第2种内部应力膜(8b)在pMISFET的沟道区中在空穴的移动方向上产生压缩应力，以提高空穴的迁移率。

主权项

1.一种半导体器件，具有nMISFET及pMISFET，上述nMISFET具备：第1有源区，该区由半导体衬底构成；第1栅绝缘膜，该膜被设置在上述第1有源区上；第1栅电极，该电极被设置在上述第1栅绝缘膜上；n型源·漏区，该区被设置在位于上述第1有源区中上述第1栅电极的两侧方的区域中；以及第1内部应力膜，该膜形成在上述n型源·漏区之上，在与栅长方向实质上平行的方向上对上述第1有源区中被上述n型源·漏区间夹住的区域的第1沟道区产生拉伸应力，上述pMISFET具备：第2有源区，该区由上述半导体衬底构成；第2栅绝缘膜，该膜被设置在上述第2有源区上；第2栅电极，该电极被设置在上述第2栅绝缘膜上；p型源·漏区，该区被设置在位于上述第2有源区中上述第2栅电极的两侧方的区域中；以及第2内部应力膜，该膜形成在上述p型源·漏区之上，在与栅长方向实质上平行的方向上对上述第2有源区中被上述p型源·漏区间夹住的区域的第2沟道区产生压缩应力，上述第1内部应力膜及上述第2内部应力膜，没有形成在上述第1栅电极及上述第2栅电极的上面。