| 主权项 |
1.一种动态随机存取记忆体的制造方法,包括下列步骤:提供一底材,该底材表面已形成有一电晶体闸极;在该电晶体闸极的两旁之该底材旳表面,形成源极/汲极区;形成一第一绝缘层,覆盖住该电晶体闸极,但至少曝露出该源极/汲极区之一;在该第一绝缘层与未被该第一绝缘层覆盖的该源极/汲极区上,形成一第二绝缘层;蚀穿该第二绝缘层,形成一开口,曝露出未被该第一绝缘层覆盖的该源极/汲极区的该底材表面;在该开口中形成一第一掺杂的多晶矽层,并定义该第一掺杂的多晶矽层,至少形成一第一电容器电极的一部份;在该第一电容器电极的表面形成一介电层;以及形成一第二电容器电极。2.如申请专利范围第1项所述之制造方法,其中该第一绝缘层系为氧化矽层,且该二绝缘层系为氧化矽层。3.如申请专利范围第1项所述之制造方法,其中该第一与第二绝缘层系相同的材料。4.如申请专利范围第1项所述之制造方法,其中形成该第一绝缘层及提供具有该闸极的该底材之步骤,更依序包括下列步骤:在该底材上沈积一多晶矽层;在该多晶矽层上形成一绝缘层,以及定义该绝缘层及该多晶矽层,形成一闸极。5.如申请专利范围第4项所述之制造方法,其中该绝层系氧化该多晶矽层之表面所形成。6.如申请专利范围第1项所述之制造方法,其中该开口延伸至该闸极上方。7.如申请专利范围第6项所述之制造方法,其中,形成一金属连线,与未覆盖该第一绝缘层的该源极/汲极区之远离该闸极的一侧边邻接,其中该第一绝缘层系在该金属连线与该第二绝缘层之间,且其中该开口延伸至该金属连线上方。8.如申请专利范围第7项所述之制造方法,其中该金属连线系形成于一场氧化区之上。9.一种动态随机存取记忆体的制造方法,包括下列步骤:提供一底材,该底材表面已形成有一电晶体闸极;在该电晶体闸极的两旁之该底材的表面,形成源极/汲极区;形成一第一绝缘层,覆盖住该电晶体闸极,但至少曝露出该源极/汲极区之一;在该第一绝缘层与未被该第一绝缘层覆盖的该源极/汲极区上,形成一第二绝缘层;在该第二绝缘层上,形成一第三绝缘层;在该第三绝缘层上,沈积一第一导电层;在该第一导电层上,沈积一第四绝缘层;蚀穿该第四绝缘层、第一导电层、第三绝缘层、以及第二绝缘层,形成一开口,曝露出未被该第一绝缘层覆盖的该源极/汲极区的该底材表面;在该开口中形成一第二导电层,并定义该第一与第二导电层,至少形成一第一电容器电极的一部份;在该第一电容器电极的表面形成一介电层;以及形成一第二电容器电极。10.如申请专利范围第9项所述之制造方法,其中该第三及第四绝缘层系由同一种材料所形成,且更包括下列步骤:在该第二导电层上形成一罩幕,且蚀刻该第二导电层、第四绝缘层、第一导电层及第三绝缘层,界定出该第一电容器电极的边界;以及至少去除部份该第三与第四绝缘层。11.如申请专利范围第10项所述之制造方法,其中,该第三与第四绝缘层包括氮化矽。12.如申请专利范围第10项所述之制造方法,其中,该第一与第二绝缘层包括氧化矽。13.如申请专利范围第10项所述之制造方法,其中,该第二电容器电极系延伸至该第一与第二导电层之间。14.如申请专利范围第13项所述之制造方法,其中,该第一及第二导电层系为掺杂的多晶矽。15.如申请专利范围第10项所述之制造方法,其中,该第二电容器电极系延伸至该电晶体闸极及该第一导电层之间。16.如申请专利范围第15项所述之制造方法,其中该第一与第二绝缘层系为氧化矽,该第三与第四绝缘层系为氮化矽,以及该第一与该第二导电层系为氮化矽。图示简单说明:第一图至第七图所绘示的是一种习知制造DRAM储电电容器的制程。第八图至第十四图所绘示的是应用本发明之一较佳实施例,一种DRAM储电电容器及其制造的方法。 |
