| 发明名称 | 一种使电路设计的面积最小化的方法及其系统 | ||
| 摘要 | 本发明提供一种在基本规则的形式和用户意图方面照顾明式和隐式设计约束条件的同时实施电路设计的面积最小化的方法、系统和程序产品。使用最长路径算法来产生缩放系数。使用缩放系数将电路设计的尺寸减小到最小的合法尺寸。缩放之后可以应用最小扰动分析以校正由缩放带来的任何错误。将所得的设计与收缩(或增长)的所有元件一起收缩(或膨胀)相同的系数，并维持元件的相对关系。此外，本发明在正循环存在时可操作并可以与冻结任何结构或基本规则的尺寸的缩放一起运行，并可应用于技术转移。 | ||
| 申请公布号 | CN1316413C | 申请公布日期 | 2007.05.16 |
| 申请号 | CN200410092681.5 | 申请日期 | 2004.11.16 |
| 申请人 | 国际商业机器公司 | 发明人 | 凯文·W·迈克库伦;古斯塔沃·E·泰雷兹;迈克尔·S·格雷;罗伯特·F·沃尔克 |
| 分类号 | G06F17/50(2006.01);H01L21/82(2006.01) | 主分类号 | G06F17/50(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
| 主权项 | 1、一种使电路设计的面积最小化的方法，该方法包括如下的步骤：在缩放系数确定器中，将最长路径算法应用到电路设计，以确定最小合法尺寸，基于将最小的合法尺寸除以预压缩尺寸的比率计算缩放系数；以及在维持一目标的同时，使用所述缩放系数通过缩放器缩放电路设计。 | ||
| 地址 | 美国纽约 | ||