发明名称 |
制造半导体器件的方法 |
摘要 |
本发明揭示一种制造半导体器件的方法,包括:提供其上形成单元串及其中形成多个导电区的半导体衬底;在半导体衬底上形成第一层间绝缘薄膜及第一蚀刻阻挡薄膜;通过曝露形成于半导体衬底内的多个导电区形成多个接触孔;将金属材料填充到接触孔内并形成多个接触插塞;在所得结构上形成第二层间绝缘薄膜、第二蚀刻阻挡薄膜及第三层间绝缘薄膜;形成穿过第三层间绝缘薄膜、第二蚀刻阻挡薄膜及第二层间绝缘薄膜并与接触插塞相接触的多个金属线图案;在包括多个金属线图案的所得结构上形成第四层间绝缘薄膜;通过将第四层间绝缘薄膜图案化形成多个金属线接触孔;及通过将金属材料填充在金属线接触孔内来在多个金属线接触孔内形成多个金属线接触插塞。 |
申请公布号 |
CN1316592C |
申请公布日期 |
2007.05.16 |
申请号 |
CN200410074890.7 |
申请日期 |
2004.08.30 |
申请人 |
海力士半导体有限公司 |
发明人 |
郑哲谟;金兑京 |
分类号 |
H01L21/768(2006.01);H01L21/3205(2006.01);H01L21/28(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
李晓舒;魏晓刚 |
主权项 |
1.一种制造半导体器件的方法,其包括以下步骤:提供一在其上形成单元串及在其中形成多个导电区的半导体衬底;按顺序在该半导体衬底上形成一第一层间绝缘薄膜及一第一蚀刻阻挡薄膜;通过曝露形成于该半导体衬底中的所述多个导电区来形成多个接触孔,其中由于形成该些接触孔的该工艺而导致该些导电区的杂质浓度降低;将一金属材料填充在该些接触孔内并形成多个接触插塞;按顺序在包括该些接触插塞的所得结构上形成一第二层间绝缘薄膜、一第二蚀刻阻挡薄膜及一第三层间绝缘薄膜;形成多个金属线图案,其中该些金属线图案穿过该第三层间绝缘薄膜、该第二蚀刻阻挡薄膜及该第二层间绝缘薄膜且与该些接触插塞相接触;在包括所述多个金属线图案的所得结构上形成一第四层间绝缘薄膜;通过将该第四层间绝缘薄膜图案化来形成多个金属线接触孔;及通过将一金属材料填充在该些金属线接触孔内来在所述多个金属线接触孔中形成多个金属线接触插塞。 |
地址 |
韩国京畿道 |