发明名称 |
优化集成电路芯片的方法 |
摘要 |
在生产芯片之前,基于使用用于缩短关键时间敏感器件的栅长度、并调整其金属线宽度和邻近距离的光学邻近效应校正技术的方法,以分析的方式执行迭代定时分析。附加的掩模用作选择性的修整,以为所选预定晶体管形成缩短的栅长度或较宽的金属线,其影响所选器件的阈值电压和RC时间常数。标记形状标识构成关键定时路径中的器件的预定电路小组。每当需要时重复该分析方法,以缩短的设计栅长度和修改的RC时间常数改善电路的定时,直到达到制造极限。使用OPC技术为所选关键器件制作掩模。 |
申请公布号 |
CN1963825A |
申请公布日期 |
2007.05.16 |
申请号 |
CN200610126182.2 |
申请日期 |
2006.08.29 |
申请人 |
国际商业机器公司 |
发明人 |
詹姆斯·A.·卡尔普;拉斯·W.·列布曼;拉杰夫·马里科;K·保罗·穆勒;舍里施·纳拉丝穆哈;史蒂芬·L.·伦扬;帕特里克·M.·威廉姆斯 |
分类号 |
G06F17/50(2006.01);H01L21/82(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
张浩 |
主权项 |
1.一种用于优化集成电路芯片的方法,包括:识别所述集成电路芯片的关键定时路径中的对定时敏感的器件;以及产生掩模以缩短每个所述对定时敏感的器件的栅长度而不缩短不在该关键定时路径中的器件的栅长度。 |
地址 |
美国纽约 |