| 主权项 |
1.一种覆晶堆叠构造,其包含:一第一晶片;一基板,其至少二侧边缘设有接脚,该第一晶片以打线方式电性连接于该基板一表面;一第二晶片,其以覆晶方式固定于该基板另一表面,进而形成一堆叠体,该基板至少有二侧边缘凸出于该堆叠体;一导线架,其包含向内延设之数个内接脚及数个外接脚,该数个内接脚结合固定及电性连接于基板;及一封胶体,其包覆于该堆叠体,使该导线架之外接脚外露于该封胶体;因而该第一晶片及第二晶片共同经该基板及导线架之接脚连接外界。2.依申请专利范围第1项之覆晶堆叠构造,其中该基板采用BT材料基板以制造降低成本。3.依申请专利范围第1项之覆晶堆叠构造,其中该第一晶片及第二晶片在该基板上的位置相互对应。4.一种覆晶堆叠构造,其包含:数个第一晶片;一基板,其至少二侧边缘设有接脚,该第一晶片以打线方式电性连接于该基板一表面;数个第二晶片,其以覆晶方式固定于该基板另一表面,进而形成一堆叠体,该基板至少有二侧边缘凸出于该堆叠体;一导线架,其包含向内延设之数个内接脚及数个外接脚,该数个内接脚结合固定及电性连接于基板;及一封胶体,其包覆于该堆叠体,使该导线架之外接脚外露于该封胶体;因而该数个第一晶片及数个第二晶片共同经该基板及导线架之接脚连接外界。5.依申请专利范围第4项之覆晶堆叠构造,其中该基板采用BT材料基板以制造降低成本。6.依申请专利范围第4项之覆晶堆叠构造,其中该数个第一晶片及数个第二晶片在该基板上的位置相互对应。7.依申请专利范围第4项之覆晶堆叠构造,其中该数个第一晶片相互并列设置。8.依申请专利范围第4项之覆晶堆叠构造,其中该数个第二晶片相互并列设置。图式简单说明:第一图:习用美国专利第5,861,668号半导体堆叠构造示意图;第二图:本创作第一较佳实施例之半导体元件上视图;第三图:本创作第二图沿3-3之剖面图;第四图:本创作第二较佳实施例之半导体元件上视图;及第五图:本创作第四图沿5-5之剖面图。 |
