发明名称 PROCEDE ET DISPOSITIF POUR L'ANALYSE DE CIRCUITS INTEGRES
摘要 L'invention concerne un procédé de simulation d'un circuit électronique, comportant :a) - la définition d'une part d'entrées et de sorties de réseaux du circuit, et d'autre part des composants internes de chaque réseau,b) - la formation d'un modèle réduit de chaque réseau ;c) la simulation du réseau à l'aide de ce modèle réduit,d) en cas de résultat insatisfaisant de la simulation, la modification d'un ou de plusieurs réseaux, la formation d'un deuxième modèle réduit, et la simulation avec ce nouveau modèle réduit,e) en cas de résultat satisfaisant de la simulation, la fabrication du circuit.
申请公布号 FR2893159(A1) 申请公布日期 2007.05.11
申请号 FR20050053354 申请日期 2005.11.04
申请人 S.A EDXACT 发明人 GUEDON STEPHANE
分类号 G06F17/50;G06F11/36 主分类号 G06F17/50
代理机构 代理人
主权项
地址