| 主权项 |
1.一种用于执行一晶圆阶段测试序列之方法,其包 含: 将该晶圆提供至一测试腔室中;及 经由一无线讯号向一晶圆输出一功率及一测试起 始讯号。 2.如请求项1之方法,其中该测试为一预烧测试。 3.如请求项1之方法,其中该提供步骤包括将复数个 晶圆提供至该测试腔室中,且该输出步骤包括输出 至该等复数个晶圆。 4.如请求项1之方法,其中该输出步骤包括输出一讯 号,该讯号起始一位于该晶圆上之器件应力测试序 列。 5.如请求项1之方法,其中该讯号为一测试启用讯号 。 6.如请求项4之方法,其中该输出步骤包括编码该测 试起始讯号。 7.如请求项4之方法,其中该讯号包括用以将电压至 该晶圆上之特定元件的指令。 8.如请求项1之方法,其中该输出步骤包含在该腔室 中产生一RF讯号。 9.如请求项1之方法,其中该方法进一步包括在腔室 中加热该晶圆。 10.如请求项1之方法,其中该方法进一步包括在该 晶圆上提供一耦接至提供于该晶圆上之器件的内 建式预烧测试电路。 11.一种用于提供一内建式测试过程之方法,其包含 : 在晶圆上提供一内建式测试电路;及 在晶圆上提供一耦接至该内建式测试电路之RF介 面。 12.如请求项11之方法,其中该在该晶圆上提供一内 建式测试电路之步骤包括提供一功率提取组件及 一解调器。 13.如请求项12之方法,其中该功率提取器为一全波 整流器。 14.如请求项12之方法,其中该解调器包括与该内建 式测试电路相接合以将一控制讯号提供至该内建 式测试电路。 15.如请求项14之方法,其中该解调器提供一启用控 制讯号。 16.如请求项14之方法,其中该解调器解码一经编码 启用控制讯号。 17.如请求项11之方法,其中该提供一内建式测试电 路之步骤包括在该晶圆之一测试电路区域中提供 至少一BIST电路。 18.如请求项11之方法,其中该提供一内建式测试电 路之步骤包括在该晶圆之一晶粒区域中提供至少 一BIST电路。 19.如请求项11之方法,其中该提供一内建式测试电 路之步骤包括在于该晶圆之一晶粒电路区域内经 受预烧之一器件中提供至少一BIST电路。 20.如请求项11之方法,其中该方法进一步包括回应 一提供至该RF介面之讯号而对该晶圆上之至少一 器件进行一预烧自我测试之步骤。 21.如请求项20之方法,其中该进行一预烧自我测试 之步骤包括在至少一第一组电压条件下对一器件 之元件施加应力。 22.如请求项21之方法,其中该进行一预烧自我测试 之步骤包括在至少一第二组电压条件下对该等元 件施加应力。 23.如请求项11之方法,其进一步包括在该晶圆上提 供一至少一天线之步骤。 24.如请求项23之方法,其进一步包括在该晶圆上提 供复数个天线之步骤。 25.如请求项23之方法,其中该在该晶圆上提供复数 个天线之步骤包括为在该晶圆上之一晶粒中所制 造之每一半导体器件提供至少一天线。 26.一种半导体晶圆,其包含: 至少一内建式测试控制电路,其耦接至晶圆上之一 器件;及 一RF介面,其经耦接以将功率及一资料讯号提供至 该BIST电路。 27.如请求项26之半导体晶圆,其中在该晶圆中提供 复数个器件,且其中为该晶圆上之每一器件提供一 内建式测试控制电路。 28.如请求项27之半导体晶圆,其中每一测试控制电 路系并入该器件中。 29.如请求项27之半导体晶圆,其中每一测试控制电 路系提供于该晶圆之一测试电路区域中且藉由一 连接器而耦接至该等复数个器件中之至少一者。 30.如请求项26之半导体晶圆,其中在该晶圆上提供 复数个器件,且其中该至少一内建式测试控制电路 系提供于该晶圆之一测试电路区域中且藉由一导 体而连接至至少一器件。 31.如请求项26之半导体晶圆,其进一步包括一耦接 至该RF介面之天线。 32.如请求项31之半导体晶圆,其中在该晶圆上提供 复数个器件且至少一天线与该等复数个器件中每 一者相关联。 33.如请求项32之半导体晶圆,其中该天线之至少一 者系提供于一环绕该晶粒之切割道中。 34.如请求项26之半导体晶圆,其中该RF介面包括一 功率整流器。 35.如请求项26之半导体晶圆,其中该RF介面包括一 解调器。 36.如请求项26之半导体晶圆,其中每一内建式测试 控制电路包括至少一经预先界定之应力条件。 37.如请求项36之半导体晶圆,其中每一BIST包括复数 个预先界定之应力条件。 38.如请求项36之半导体晶圆,其中该预先界定应力 条件系藉由一提供至该RF介面之资料讯号加以启 用。 39.一种半导体晶圆,其包括复数个晶粒,每一晶粒 系藉由一切割道而分离,该半导体晶圆包含: 提供于该晶圆上之至少一RF介面电路; 至少一切割道RF天线,其耦接至该至少一RF介面电 路;及 至少一预烧电压控制电路,其耦接至该RF介面。 40.如请求项39之晶圆,其中该RF介面包括一功率整 流器及一解调器。 41.如请求项40之晶圆,其中来自该BIST电路之功率系 藉由该功率整流器提供。 42.如请求项39之晶圆,其中提供复数个切割道天线, 一切割道天线与该等复数个晶粒中之每一者相关 联。 43.如请求项42之晶圆,其中每一晶粒包括一器件,且 该等复数个切割道天线中之一者与每一晶粒相关 联。 44.如请求项39之晶圆,其中晶圆包括复数个RF介面, 每一RF介面与该等复数个切割道天线中之一者相 关联。 45.如请求项44之晶圆,其进一步包括复数个预烧电 压控制电路,每一预烧电压控制电路与该晶粒中之 该等器件之一者相关联。 46.如请求项39之晶圆,其中每一预烧电压控制电路 包括一用于该晶粒之一者中之一相关联器件的预 先界定应力模式。 47.一种提供于一半导体晶圆晶粒上之内建式自我 测试电路,其包含: 一器件介面,其输出电压控制以在一器件之选定组 件中引起一应力;及 一RF介面,其包括一功率整流器及一讯号解调器。 48.如请求项47之电路,其中在该晶圆中提供复数个 晶粒且其中为该晶圆上之每一晶粒提供一内建式 应力控制电路。 49.如请求项48之电路,其中每一控制电路系并入该 器件中。 50.如请求项47之电路,其进一步包括一耦接至该RF 介面之天线。 51.如请求项50之电路,其中该天线系形成于一环绕 该晶粒之切割道中的一系列金属层中。 52.如请求项47之装置,其中每一内建式自我测试电 路包括至少一预先界定应力条件。 53.一种用于预烧自我测试之装置,其包含: 一测试腔室; 一位于该测试腔室中之传送机构; 一位于该测试腔室中之温度控制装置;及 一位于该腔室中之RF询答器。 54.如请求项53之装置,其进一步包括一耦接至至少 该温度控制装置及该RF询答器之测试控制器。 55.如请求项54之装置,其中该测试控制器包括用以 在该腔室中产生一藉由该询答器输出之RF讯号以 提供一功率及测试控制讯号的指令。 56.如请求项54之装置,其中该测试控制器包括一编 码器,其产生一藉由该询答器输出之编码测试讯号 。 57.一种用于制造一半导体器件之方法,其包含: 在一半导体晶圆上制造复数个器件; 藉由经一RF讯号将功率及控制讯号耦接至该晶圆 而对该等器件中每一者执行内建式自我测试; 测试该等器件;及 自该晶圆分离该等器件。 58.如请求项57之方法,其中该执行步骤包含以下步 骤: 将该晶圆提供至一预烧腔室中;及 经由一无线讯号而将一功率及一测试起始讯号输 出至一晶圆。 59.如请求项58之方法,其中该输出步骤包括输出一 讯号,该讯号起始该晶圆上之一器件应力测试序列 。 60.如请求项59之方法,其中该输出步骤包含在该腔 室中产生一RF讯号。 61.如请求项57之方法,其中该执行步骤包含在该腔 室中加热该晶圆。 62.一种非挥发性记忆体系统,其包含: 一储存元件及控制电路阵列; 一BIST电路,其耦接至该控制电路;及 一RF介面,其耦接至该BIST电路。 图式简单说明: 图1为非挥发性记忆体系统之一实施例之方块图, 其中建构了本发明之各种态样。 图2说明记忆体阵列组织之一实例。 图3说明其上形成有复数个晶粒之半导体晶圆之俯 视图。 图4A说明图3所示之该等晶粒中之一者的角之放大 图。 图4B为图3中晶圆之一部分之放大图,其中BIST电路 及其相关联之天线系提供于切割道中。 图4C为图3中晶圆之一部分之放大图,其中相邻晶粒 之BIST电路共用一提供于切割道中之相关联天线。 图4D为形成于切割道中之天线的侧视图。 图4E为单层天线之透视图。 图5为根据本发明形成之BIST电路之方块图。 图6为根据本发明之例示性制造过程之流程图。 图7A及图7B为用于执行图8所说明之过程的例示性 装置之说明。 图8为说明根据本发明之预烧过程的流程图。 |
