发明名称 半导体元件的元件隔离膜的形成方法
摘要 本发明提供一种半导体元件的元件隔离膜的形成方法。本发明在利用隔离掩膜图形依次腐蚀掩蔽绝缘膜和隔离氧化膜时通过腐蚀隔离氧化膜使之残存自硅衬底算起数百埃以内的厚度,使硅衬底不受因等离子体带来的损伤,使元件可靠性提高。为此本发明的半导体元件元件隔离膜的形成方法的特征在于:在依次在硅衬底上形成隔离氧化膜和掩蔽绝缘膜后,形成掩膜图形的步骤,利用所述掩膜图形,通过干式腐蚀依次腐蚀所述掩蔽绝缘膜和所述隔离氧化膜的规定部位步骤,在除去所述隔离掩膜图形后,将所述硅衬底上残存的规定部分的隔离氧化膜完全除去,从而形成沟槽的步骤,和在所获得的结构上生长硅外延膜,完成硅外延有源区的步骤。
申请公布号 CN1312753C 申请公布日期 2007.04.25
申请号 CN02154239.2 申请日期 2002.12.20
申请人 东部亚南半导体株式会社 发明人 朴哲秀
分类号 H01L21/76(2006.01) 主分类号 H01L21/76(2006.01)
代理机构 北京市柳沈律师事务所 代理人 杨悟;马高平
主权项 1.一种半导体元件的元件隔离膜的形成方法,其特征在于,依次在硅衬底上形成隔离氧化膜和掩蔽绝缘膜的步骤,通过腐蚀所述掩蔽绝缘膜和所述隔离氧化膜形成沟槽的步骤,其中所述隔离氧化膜残存在所述硅衬底上,去除所述残存的隔离氧化膜的步骤,以及在所述沟槽内生长硅外延膜,以形成硅外延有源区的步骤。
地址 韩国首尔