| 主权项 |
1.一种计算机,其包含有: 一处理器,用来控制该计算机之运算; 一滙流排,耦接至该处理器;以及 一介面装置,透过该滙流排耦接至该计算机,该介 面装置包含有: 一第一控制器,用来进行一第一逻辑运算;以及 一第二控制器,耦接至该第一控制器,用来进行一 第二逻辑运算; 其中当该处理器对该介面装置进行初始化时,该第 一控制器回应一讯息至该处理器以指出该介面装 置系一单一功能装置; 其中该第一控制器依据一来自该处理器之命令决 定该第一、第二控制器中哪一控制器回应该处理 器。 2.如申请专利范围第1项之计算机,其中该介面装置 另包含有: 一选择模组,耦接至该第二控制器,用来允许该第 一或第二控制器使用该滙流排。 3.如申请专利范围第1项之计算机,其中该第一控制 器另包含有: 一暂存器,用来储存一旗标,该旗标系用来控制是 否该第一或第二控制器被致能(enabled)。 4.如申请专利范围第1项之计算机,其中该介面装置 系一PCI介面装置,且该滙流排系一PCI滙流排。 5.如申请专利范围第1项之计算机,其中当该处理器 对该介面装置进行初始化时,该第一控制器回应一 讯息至该处理器以要求一总记忆体容量,该总记忆 体容量具有将被该第一控制器使用之第一部份与 将被该第二控制器使用之第二部份。 6.如申请专利范围第1项之计算机,其中该介面装置 另包含有: 一第三控制器,耦接至该第一控制器,用来进行一 第三逻辑运算。 7.如申请专利范围第1项之计算机,其中该介面装置 另包含有: 一第三控制器,耦接至该第二控制器,用来进行一 第三逻辑运算。 8.一种透过一滙流排耦接至一处理器之介面装置, 其包含有: 一第一控制器,用来进行一第一逻辑运算,其中当 该处理器对该介面装置进行初始化时,该第一控制 器回应一讯息至该处理器;以及 一第二控制器,耦接至该第一控制器,用来进行一 第二逻辑运算,其中当该处理器对该介面装置进行 初始化时,该第二控制器被失能; 其中该第一控制器依据一来自该处理器之命令决 定该第一、第二控制器中哪一控制器回应该处理 器。 9.如申请专利范围第8项之介面装置,其另包含有: 一选择模组,耦接至该第一、第二控制器,用来允 许该第一或第二控制器使用该滙流排。 10.如申请专利范围第9项之介面装置,其中该选择 模组系位于该第一控制器中。 11.如申请专利范围第9项之介面装置,其中该第一 控制器另包含有: 一暂存器,用来储存一旗标,该旗标系用来控制该 选择模组之操作。 12.如申请专利范围第8项之介面装置,其中该滙流 排系一PCI滙流排。 13.如申请专利范围第12项之介面装置,其中每一控 制器另包含有: 复数个位址(address)接脚、一Frameb接脚、一Irdyb接 脚、与一Trdyb接脚,皆耦接至该选择模组。 14.如申请专利范围第8项之介面装置,其中该第一 控制器另包含有: 一暂存器,用来储存一旗标,该旗标系用来控制是 否该第一控制器或该第二控制器回应该处理器。 15.如申请专利范围第14项之介面装置,其中该旗标 系由该处理器来设定。 16.如申请专利范围第8项之介面装置,其中该第一 控制器回应一讯息至该处理器以要求(request)一总 记忆体容量,该总记忆体容量具有将被该第一控制 器使用之第一部份与将被该第二控制器使用之第 二部份。 17.一种用来使用包含有一处理器与一介面装置之 计算机中之滙流排之方法,该介面装置包含有一第 一控制器与一第二控制器,且该介面装置系透过该 滙流排被耦接至该处理器,该方法包含有: 当该介面装置被初始化时,该第一控制器产生一讯 息以要求一总记忆体容量,该总记忆体容量具有将 被该第一控制器使用之第一部份与将被该第二控 制器使用之第二部份;以及 依据一来自该处理器之命令决定该第一、第二控 制器中哪一控制器回应该处理器。 18.如申请专利范围第17项之方法,其另包含有: 当该介面装置被初始化时,该第一控制器产生一第 一讯息以指出该介面装置系一单一功能装置。 19.如申请专利范围第17项之方法,其另包含有: 藉由该第一控制器之一暂存器中之一旗标,来控制 是否该第一控制器或该第二控制器回应该命令。 20.如申请专利范围第19项之方法,其中该旗标系由 该处理器来更改。 21.如申请专利范围第19项之方法,其另包含有:当该 介面装置被初始化时,失能该第二控制器。 图式简单说明: 第1图为依据本发明一实施例之计算机的示意图。 第2图为依据本发明另一实施例之计算机的示意图 。 第3图为依据本发明另一实施例之计算机的示意图 。 |
