最佳化集成电路布局的方法

摘要

本发明为一种最佳化集成电路布局的方法，是用以解决公知集成电路布局时，无法针对高速及低功率消耗的设计考量的问题，本发明的方法既不会增加晶片面积而且又可以提高晶片运作速度及节省功率消耗，不仅增加晶片的工作性能，更可提升技术应用层次，以达到好、快、小及省电的目的。

主权项

1.一种最佳化集成电路布局的方法，透过一集成电路应用软件以设计出最佳化集成电路布局，其特征在于，包括下列步骤：加载一最佳化集成电路布局档案于该集成电路应用软件；注入多个电子组件核于该集成电路应用软件所仿真的一集成电路基板上；透过一最佳化规则以执行一最佳化的绕线布局；计算经由该最佳化的绕线布局之后所产生的多个寄生电容；获得一最佳化的绕线间距及在同一连接点上的连接个数；及计算该最佳化的绕线布局的运作时间且制作一运作时间报表。