| 主权项 |
1.一种用于产生去串化时序信号之系统,该时序信 号系用于含有资料和码框位元之M个位元之串列位 元流字组,该系统包括: 一电压控制振荡器,具有等于M之多个输出,其中该 等输出在约M个位元之周期上是互相有相等的相位 偏移,其中连续之每个相位约匹配于该位元流中对 应之连续位元; 一检相器,安排为接收该串列位元流字组及来自电 压控制振荡器之一相位输出,其中该检相器比较该 串列位元流字组与该电压控制振荡器之相位输出; 一控制信号,系自该检相器输出,其中该控制信号 指示是否该电压控制振荡器之相位输出须加快或 放慢,及其中该电压控制振荡器之输出在反应于该 控制信号时,成为相锁至该串列位元流字组; 一重置信号,输入至该检相器,其中当该重置信号 是真时,该控制信号被除能(disable),及当该重置信 号是假时,该控制信号被致能(enable); 一电路,接收电压控制振荡器之相位输出之组合及 自其逻辑形成该重置信号,其中该重置信号在该M 个位元之最后至M个位元之第二个的开始是假,因 此定义一控制信号有作用的时间窗(time window)。 2.如申请专利范围第1项之系统,又包括一闭锁信号 ,系藉由该检相器产生并输入至该控制电路及一资 料发送器系统,其中该闭锁信号在当该检相器相锁 一电压控制相位信号至该位元流信号时为真,及当 该闭锁信号为假时,表示该电压控制相位信号不是 锁定至该位元流信号。 3.如申请专利范围第2项之系统,又包括在反应于一 假的LOCK信号时,用于定义及传送一位元流SYNC字组 至该检相器之装置。 4.如申请专利范围第3项之系统,其中该SYNC字组包 括一具有约等于M位元周期的实质对称方波信号。 5.如申请专利范围第3项之系统,更包括用于仅在该 码框位元期间驱动该LOCK信号成真之装置。 6.如申请专利范围第1项之系统,其中M包括框入复 数个资料位元的至少一个起始位元和一个终止位 元。 7.如申请专利范围第1项之系统,其中该控制信号包 括一个UP信号及一个DOWN信号。 8.如申请专利范围第1项之系统,更包括一电荷泵及 一滤波器,其中该控制信号自该检相器进行至该电 荷泵,随后至一滤波器,及再至该电压控制振荡器 。 9.一种用于产生去串化时序信号之方法,该时序信 号系用于含有资料和码框位元之M个位元之串列位 元流字组,该方法包括之步骤: 提供一电压控制振荡器,以输出等于M之多个相位 输出,其中各输出在约M个位元之周期上是互相有 相等的相位偏移,其中连续之每个相位约匹配于该 位元流中对应之连续位元; 相位比较该串列位元流字组与一相位输出; 自相位比较产生一控制信号输出,其中该控制信号 指示该振荡器必须加快或放慢,及其中在反应于该 控制信号时该振荡器之输出成为相锁该串列位元 流字组, 开启一时间窗,在该时间内,该控制信号被致能,并 当该控制信号被除能时,该振荡器输出是不反应于 该控制信号, 组合诸相位输出并自其逻辑形成该时间窗,其中该 时间窗是开启在该串列位元字组中,自该M个位元 之最后至M个位元之第二个的开始之间。 10.如申请专利范围第9项之方法,更包括之步骤: 自该相位检测产生一闭锁信号, 发送该闭锁信号至一资料发送器系统,其中该闭锁 信号在当该检相器相锁振荡器至该位元流信号时 是真,及当该闭锁信号是假时,表示该电压控制相 位信号不是锁定至该位元流信号。 11.如申请专利范围第10项之方法,更包括定义及发 送一位元流同步SYNC字组至该检相器,以回应到一 假的LOCK信号之步骤。 12.如申请专利范围第11项之方法,其中该SYNC字组之 定义包括形成一具有约等于M位元周期的实质对称 方波信号之步骤。 13.如申请专利范围第11项之方法,更包括仅在该码 框位元期间驱动该LOCK信号成真之步骤。 14.如申请专利范围第9项之方法,其中M包括形成至 少一个起始位元及一个终止位元,以框入多个资料 位元之步骤。 15.如申请专利范围第9项之方法,其中该控制包括 形成一个UP信号及一个DOWN信号之步骤。 16.如申请专利范围第9项之方法,其中产生一控制 信号之步骤包括: 形成一电荷泵及形成一滤波器,其中该控制信号自 该检相器进行至该电荷泵中,随后至一滤波器中及 再至该电压控制振荡器中之步骤。 图式简单说明: 第1图是一通信系统之系统方块图。 第2图是一系统流程图。 第3图是一发送之串列信号之信号时序图。 第4图是在去串化器接收器中之PLL电路之电路概要 图。 第5图一信号时序图,显示一最佳实施例中之各主 要控制信号之关系。 第6图是第4图之电路中发现之信号之更详细的信 号时序图。 |
