绝缘闸极型半导体装置及其制造方法

摘要

本发明系在解决MOSFET于源极-汲极间具备寄生pn接合二极体，并做为高速回复二极体(Fast Recovery Diode， FRD)而使用，然而，pn接合二极体会成为阻碍高速开关动作及低消耗电力的因素，因此，此时系外接外接式萧特基障壁二极体，而导致装置增大及零件数目增加之问题而研创者。其系设置贯穿与MOSFET相邻的闸极电极间的通道层之沟，并于沟内设置萧特基金属层。藉此，沟底部成为萧特基障壁二极体，而可于MOSFET的扩散区域内藏萧特基障壁二极体。藉此可实现装置的小型化及零件数目的降低。

主权项

1.一种绝缘闸极型半导体装置,其特征为具备: 一导电型矽半导体基板; 设置于该矽半导体基板上之一导电型半导体层; 设置于该半导体层表面之逆导电型通道层; 经由绝缘膜而设置于上述半导体层上之闸极电极; 设置于上述半导体层表面,并经由绝缘膜而与上述 闸极电极相邻之一导电型源极区域; 贯穿上述通道层而设置于上述源极区域间的上述 半导体层之沟; 至少与露出于比上述通道层下方的上述沟之上述 半导体层形成萧特基接合之第1金属层;以及 与上述第1金属层、上述通道层及上述源极区域连 接之第2金属层。 2.一种绝缘闸极型半导体装置,其特征为具备: 一导电型矽半导体基板; 设置于该矽半导体基板上之一导电型半导体层; 设置于该半导体层表面之逆导电型通道层; 设置于上述半导体层,并贯穿上述通道层之复数个 第1沟; 与上述第1沟交互配置于上述半导体层之第2沟; 经由绝缘膜而埋设于上述第1沟之闸极电极; 在上述半导体层表面,经由上述绝缘膜而与上述闸 极电极相邻之一导电型源极区域; 至少与露出于比上述通道层下方的上述第2沟之上 述半导体层形成萧特基接合之第1金属层;以及 与上述第1金属层、上述通道层及上述源极区域连 接之第2金属层。 3.如申请专利范围第1项或第2项之绝缘闸极型半导 体装置,其中,上述第1金属层系接触于上述源极区 域及上述通道层的一部分而设置,而上述第2金属 层系经由上述第1金属层,而与上述源极区域及上 述通道层连接。 4.一种绝缘闸极型半导体装置的制造方法,其特征 为具备: 于一导电型矽半导体基板上形成一导电型半导体 层,且于该半导体层上形成绝缘膜反闸极电极之制 程; 于上述半导体层表面形成逆导电型通道层,并于该 通道层的表面形成一导电型杂质区域之制程; 于上述闸极电极间的上述半导体层形成贯穿上述 通道层之沟,而形成源极区域之制程; 形成至少与露出于比上述通道层下方的上述沟之 上述半导体层形成萧特基接合之第1金属层之制程 ;以及 形成与上述第1金属层、上述通道层及上述源极区 域连接之第2金属层之制程。 5.一种绝缘闸极型半导体装置的制造方法,其特征 为具备: 于一导电型矽半导体基板上形成一导电型半导体 层,且于该半导体层表面形成逆导电型通道层之制 程; 于上述半导体层形成贯穿上述通道层之复数个第1 沟之制程; 于上述第1沟形成绝缘膜而形成闸极电极之制程; 于上述通道层表面形成一导电型杂质区域之制程; 形成与该第1沟交替配置的第2沟而形成源极区域 之制程; 形成至少与露出于比上述通道层下方的上述第2沟 之上述半导体层形成萧特基接合之第1金属层之制 程;以及 形成与上述第1金属层、上述通道层及上述源极区 域连接之第2金属层之制程。 6.如申请专利范围第4项或第5项之绝缘闸极型半导 体装置的制造方法,其中,上述源极区域系以沟来 分割上述二导电型杂质区域而形成。 7.如申请专利范围第4项或第5项之绝缘闸极型半导 体装置的制造方法,其中,于全面形成上述第1金属 层,再于全面形成第2金属层。 图式简单说明: 第1图系用来说明本发明的半导体装置之剖视图。 第2图系用来说明本发明的半导体装置的制造方法 之剖视图。 第3图系用来说明本发明的半导体装置的制造方法 之剖视图。 第4图(A)及(B)系用来说明本发明的半导体装置的制 造方法之剖视图。 第5图系用来说明本发明的半导体装置的制造方法 之剖视图。 第6图(A)至(C)系用来说明本发明的半导体装置的制 造方法之剖视图。 第7图系说明本发明的半导体装置之剖视图。 第8图系用来说明本发明的半导体装置的制造方法 之剖视图。 第9图系用来说明本发明的半导体装置的制造方法 之剖视图。 第10图系用来说明本发明的半导体装置的制造方 法之剖视图。 第11图(A)及(B)系用来说明本发明的半导体装置的 制造方法之剖视图。 第12图系用来说明本发明的半导体装置的制造方 法之剖视图。 第13图系用来说明本发明的半导体装置的制造方 法之剖视图。 第14图系用来说明习知的半导体装置之剖视图。 第15图(A)及(B)系用来说明习知的半导体装置之电 路图。