| 主权项 |
1.一种积体电路封装结构,包括有: 一导线架,其中央处设有一载晶板,且该导线架周 围形成复数个接脚; 至少一积体电路晶粒,接置于该载晶板上; 复数条引线,分别用以电性连接各该积体电路晶粒 与其周围对应之各该接脚; 一封装层,具有至少一顶面及复数个由该顶面边缘 向下延伸之侧面,且该封装层系包覆该载晶板、各 该积体电路晶粒、各该引线及各该接脚之一部份; 以及 至少一辅助接脚,位于该导线架周围,其一末端系 使用该引线电性连接该积体电路晶粒,使各该辅助 接脚之另一末端于该顶面处外露出该封装层。 2.如申请专利范围第1项所述之积体电路封装结构, 其中各该辅助接脚更包含有一埋置部及一突出部, 其中该埋置部完全被该封装层所包覆,且该埋置部 系以该引线与该积体电路晶粒电性连接,该突出部 外露于该封装层之顶面。 3.如申请专利范围第1项所述之积体电路封装结构, 其中各该辅助接脚更包含有一埋置部及一突出部, 其中该埋置部完全被该封装层所包覆,且该埋置部 系以该引线与该积体电路晶粒电性连接,该突出部 由该封装层之侧面向外延伸,并向该顶面弯折而紧 贴于该顶面。 4.如申请专利范围第1项所述之积体电路封装结构, 其中该封装层系环氧树脂者,用以保护该封装结构 内部之元件。 5.如申请专利范围第1项所述之积体电路封装结构, 其中该积体电路晶粒系以银胶粘着固定于该导线 架之载晶板上。 6.如申请专利范围第1项所述之积体电路封装结构, 其中该积体电路晶粒上具有与各该接脚相对应之 功能定义接点。 7.如申请专利范围第1项所述之积体电路封装结构, 其中该积体电路晶粒上具有与各该辅助接脚相对 应之功能定义接点。 图式简单说明: 第1图系习知技术之积体电路封装结构的剖面示意 图 第2图系本新型积体电路封装结构第一实施例之外 观立体示意图 第3图系第2图之内部组件透视立体示意图 第4图系本新型积体电路封装结构第二实施例之外 观立体示意图 第5图系第4图之内部组件透视立体示意图 |
