用于驱动滙流排之电路

摘要

本发明系关于一种汇流排驱动电路，其包括：一多数表决器单元，其用于比较一预定数目之资料位元中逻辑高位准位元之数目与逻辑低位准位元之数目；一锁存单元，其用于回应该比较结果而锁存一第一输出讯号；及一正反器单元，其用于与时脉同步而锁存该预定数目之资料位元；及一选择单元，其用于根据该第一输出讯号而选择该正反器单元之该经锁存资料及该正反器单元之该经锁存资料之一反相输出之一。