| 主权项 |
1.一种附有基板异常检测电路之装置,系具有组合 有多数个基板而构成的至少一组之基板群,以及连 接该基板群之对方侧基板的装置,其特征为具备: ID设定用基板,分别装设在前述基板群之各基板,设 定赋予该基板群之特定ID编号,同时输出表示该ID 编号之ID讯号; ID讯号输入基板,装设在对应于前述基板群之对方 侧基板,输入从前述ID设定用基板输出之各ID讯号; 以及 比较机构,输入从前述ID讯号输入基板输出之各ID 讯号,比较对应之前述各基板之ID讯号; 且检测出前述基板群中的基板之组合异常。 2.一种附有基板异常检测电路之装置,其系具有具 备连接器之基板,以及具备连接该基板之各连接器 的连接器之对方侧基板的装置,其特征为具备有: 雏菊链电路,从前述对方侧基板或前述基板之一个 连接器输入讯号,经由对应之各连接器依顺序将讯 号传送到全部连结器,以检测出有无输出讯号; 而检测出前述基板及对方侧基板所对应的全部连 接器之连接异常。 3.一种附有基板异常检测电路之装置,其系具有组 合有具备连接器之复数个基板而构成的至少一组 之基板群,以及具备连接该基板群之各基板之连接 器的连接器之对方侧基板的装置;其特征为具备: ID设定用基板,分别装设在前述基板群之各基板,设 定赋予该基板群之特定ID编号,同时输出表示该ID 编号之ID讯号; ID讯号输入基板,装设在对应于前述基板群之对方 侧基板,输入从前述ID设定用基板输出之各ID讯号; 比较机构,输入从前述ID讯号输入基板输出之各ID 讯号,比较所对应之前述各基板之ID讯号;以及 雏菊链电路,从前述对方侧基板或前述基板之一个 连接器输入讯号,经由所对应之各连接器依顺序将 讯号传送到全部连结器,以检测出有无输出讯号; 而检测出前述基板群中的基板之组合异常, 同时检测出前述基板及对方侧基板所对应之全部 连接器之连接异常。 4.如申请专利范围第1项或第3项之附有基板异常检 测电路之装置,其中,前述ID设定用基板系装设在前 述基板,藉由该复数个ID设定用基板而设定、输出 该基板之一个ID讯号。 5.如申请专利范围第2项或第3项之附有基板异常检 测电路之装置,其中,以将装设在前述基板及对方 侧基板之连接器的一个或二个以上之销,在该基板 及对方侧基板内短路之方式连接前述雏菊链电路 。 6.如申请专利范围第1项、第2项或第3项中任一项 之附有基板异常检测电路之装置,其中,前述基板 系由具有装载、连接有当作试验对象之半导体零 件的一个或二个以上之插座板的DSA所构成, 前述对方侧基板系由装载、连接有前述DSA之半导 体试验装置之主机板所构成。 7.如申请专利范围第1项或第3项之附有基板异常检 测电路之装置,其中,前述基板系由具有装载、连 接有当作试验对象之半导体零件的一个或二个以 上之插座板的DSA所构成, 前述基板群系组合有复数个由前述DSA所构成之基 板, 前述对方侧基板系由一体装载、连接有构成前述 基板群之复数个DSA的半导体试验装置之主机板所 构成。 图式简单说明: 第1图表示本发明之一实施型态之附有基板异常检 测电路的半导体试验装置之分解斜视图。 第2图表示本发明之一实施型态之附有基板异常检 测电路的半导体试验装置,(a)为从主机板侧取下DSA 状态之前视图,(b)为(a)所示之DSA之底视图。 第3图为概念性地表示本发明之一实施型态之附有 基板异常检测电路的半导体试验装置中的ID设定 用基板和接触销用基板之主要部分剖面前视图。 第4图为概念性地表示本发明之一实施型态之附有 基板异常检测电路的半导体试验装置中的ID设定 用基板和ID一致电路之方块图。 第5图表示本发明一实施型态之附有基板异常检测 电路的半导体试验装置中的ID一致电路之详细电 路图。 第6图为概念性地表示本发明之一实施型态之附有 基板异常检测电路的半导体试验装置中的雏菊链 电路之说明图。 第7图为概念性地表示本发明之一实施型态之附有 基板异常检测电路的半导体试验装置中的公用基 板之方块图。 第8图为概念性地表示本案申请人在日本特愿2002- 047186号中提出之半导体试验装置之说明图,(a)为从 主机板侧取下DSA状态之前视图,(b)为(a)所示之DSA之 底视图。 |
