发明名称 Digital-Analog-Wandler, Verzögerungsregelschleife, Speichergerät und Zählverfahren
摘要
申请公布号 DE60306982(T2) 申请公布日期 2007.03.29
申请号 DE20036006982T 申请日期 2003.01.28
申请人 SAMSUNG ELECTRONICS CO. LTD. 发明人 CHUNG,IN-YOUNG
分类号 H03M1/06;H03M1/68;G11C7/16;G11C7/22;H03L7/081;H03L7/089;H03M1/08;H03M1/66;H03M1/74;H03M7/00 主分类号 H03M1/06
代理机构 代理人
主权项
地址