| 摘要 |
Master-Slave Flip-Flop, umfassend ein Master-Latch (M) mit einem Dateneingang (EM) zum Empfang eines Dateneingangssignals (D), einem invertierenden Takteingang (CM) zum Empfang eines ersten Taktsingals (CLK) und einem Datenausgang (AM) und ein Slave-Latch (S) mit einem Dateneingang (ES), welcher mit dem Datenausgang (AM) des Master-Latches (M) verbunden ist, einem Takteingang (CS) zum Empfang eines zweiten Taktsignals (CLKS) und einem Datenausgang (AS) zum Ausgeben eines Ausgangssignals (Q), wobei der Takteingang (CS) des Slave-Latches (S) über ein Zeitverzögerungselement (ZE) mit dem Takteingang (CM) des Master-Latches (M) verbunden ist.
|
