| 发明名称 | 用于容纳专用电路的可编程逻辑器件架构 | ||
| 摘要 | 一种具有一个或多个可编程逻辑区和一个或多个常规输入/输出区的可编程逻辑器件(PLD)额外具有一个或多个包括专用电路的外围区。外围专用区不和可编程逻辑器件的其他部分连接(并且可制造在与安装在公共基底上的可编程逻辑器件的其他部分分离的单独芯片上)，它和可编程逻辑区及常规输入/输出区之一或两者都具有用于金属化迹线或其他互连的触点，以连接外围专用区至可编程逻辑器件的其他部分。通过提供或不提供互连，销售的相同PLD可以带有或不带有专用电路性能。外围专用区可包括高速输入/输出(基本高速输入输出，高达约3Gbps，和增强高速输入输出，高达约10－12Gbps)以及其他类型的专用电路。 | ||
| 申请公布号 | CN1937408A | 申请公布日期 | 2007.03.28 |
| 申请号 | CN200610154266.7 | 申请日期 | 2006.09.19 |
| 申请人 | 阿尔特拉公司 | 发明人 | S·Y·舒马拉耶夫;R·H·帕特尔;C·H·李 |
| 分类号 | H03K19/00(2006.01);H03K19/173(2006.01) | 主分类号 | H03K19/00(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 赵蓉民 |
| 主权项 | 1.一种可编程逻辑器件，其包括：其中有至少一个专用电路区的外围区；分布在所述外围区限制的区中的至少一个可编程逻辑区；以及分布在所述外围区限制的所述区中的至少一个输入/输出区，用于提供输入/输出功能，而不同于所述专用电路的功能；其中：所述至少一个专用电路区、以及(a)所述至少一个可编程逻辑区和(b)所述至少一个输入/输出区中的至少一个区各自有至少一个触点，用于接收将所述至少一个专用电路区连接至(a)所述至少一个可编程逻辑区和(b)所述至少一个输入/输出区中的至少一个区的互连；以及除了经过所述至少一个触点的连接，所述至少一个专用电路区缺少至(a)所述至少一个可编程逻辑区和(b)所述至少一个输入/输出区中任一区的连接。 | ||
| 地址 | 美国加利福尼亚 | ||