电流抑制电路及半导体记忆装置

摘要

本发明之电流抑制电路系包括：包含将既定的电源电压施加于源极，并经由汲极供给输出电流之第1PMOS电晶体，而且将该输出电流的大小抑制在既定的抑制电流范围内之电流抑制元件；及在使既定的电流流向与第1PMOS电晶体动作特性大致相同之第2PMOS电晶体的状态下，藉由使既定的电流电压和供给至第1PMOS之闸极电压的差与第2PMOS电晶体之临界值电压一致的方式进行反馈控制，而产生上述闸极电压之闸极电压产生电路。