发明名称 芯片测试模块
摘要 一种芯片测试模块。芯片测试模块具有一探针卡,其具有一线路板及一线路膜。线路膜具有一线路层、至少一贯穿线路膜的导电贯孔与多个凸块,线路层配置于线路膜的一第一膜表面上,凸块配置于相对于第一膜表面的一第二膜表面上且位于线路膜的一推顶区域内,凸块的至少一经由导电贯孔而与线路层电连接。芯片测试模块还具有一柱塞,柱塞包括一本体与一导电层。本体具有一推顶部及一基础部。导电层配置于推顶部及基础部的表面上,线路层的位于推顶区域的局部适于接触且电连接导电层的位于推顶部的局部,而凸块的至少一经由导电贯孔而电连接至导电层。
申请公布号 CN2879196Y 申请公布日期 2007.03.14
申请号 CN200620003141.X 申请日期 2006.02.22
申请人 威盛电子股份有限公司 发明人 吴信宽;徐鑫州
分类号 G01R1/02(2006.01);G01R31/26(2006.01);G01R31/28(2006.01);H01L21/66(2006.01) 主分类号 G01R1/02(2006.01)
代理机构 北京市柳沈律师事务所 代理人 陶凤波;侯宇
主权项 1.一种芯片测试模块,其特征在于包括:一柱塞,包括:一本体,具有一推顶部及一基础部;以及一导电层,配置于该推顶部及该基础部的表面;以及一探针卡,包括:一线路板,具有一开口,该本体的该推顶部经过该开口而贯穿该线路板;以及一线路膜,具有一第一线路层、至少一贯穿该线路膜的导电贯孔及多个凸块,其中该第一线路层配置在该线路膜的一第一膜表面上,该些凸块配置于相对于该第一膜表面的一第二膜表面上且位于该线路膜的一推顶区域内,该些凸块的至少一经由该导电贯孔而与该第一线路层电连接,且该第一线路层的位于该推顶区域的局部接触且电连接该导电层的位于该推顶部的局部,而该些凸块的至少一经由该导电贯孔而电连接至该导电层。
地址 台湾台北县